登录
首页 » Verilog » verilog matlab iir 数字滤波器

verilog matlab iir 数字滤波器

于 2022-09-09 发布 文件大小:99.09 kB
0 99
下载积分: 2 下载次数: 2

代码说明:

verilog matlab iir 数字滤波器 IIR低通滤波器,matlab与verilog程序完全对应 IIR低通滤波器,matlab与verilog程序完全对应 IIR低通滤波器,matlab与verilog程序完全对应

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EDA1_MusicCalculator
    音乐计算器,可实现999以下加减法及与非运算功能,并能够播放两段音乐,可下载到FPGA板子上实现。(Music Calculator)
    2020-08-16 23:38:25下载
    积分:1
  • raylrnb (3)
    说明:  本资源有一个matlab程序段,是仿真BPSK分别在高斯噪声和瑞利衰落下的误码率,产生图形对仿真值和理论值进行比较(This resource has a matlab program segment, which is the bit error rate of simulated BPSK under Gaussian noise and Rayleigh fading respectively. The generated graph compares the simulated value with the theoretical value.)
    2019-10-21 21:16:04下载
    积分:1
  • 21452547
    加减可控制的十到十六进制计数器。完全准确,可以放心使用的(Add and subtract controllable ten to hexadecimal counter. Entirely accurate, can be at ease of use)
    2016-01-11 12:46:04下载
    积分:1
  • 4位并行的32位 CRC校验
    此程序为32位的CRC校验程序,我们利用verilog语言较容易的编写串行的CRC校验程序,但是在一些情况下需要并行的处理数据,在此编写了4位并行的CRC校验程序。 包括了CRC主程序和测试程序。
    2022-03-05 13:25:41下载
    积分:1
  • frame_decode_and_encode
    一个用Verilog编写的编帧、解帧及码速匹配的程序,相当经典(Verilog prepared with a series of frames, frames and solutions yards speed matching procedures, rather classic!)
    2006-07-12 15:10:07下载
    积分:1
  • cfft_control
    vhdl code for cyclic cfft control
    2011-04-05 14:42:09下载
    积分:1
  • AGC
    使用FPGA完成AGC 自动增益的代码,适合初学者(FPGA to complete the use of AGC automatic gain code, suitable for beginners)
    2020-12-28 16:09:01下载
    积分:1
  • IQ解调器
    我必须做智商演示项目。我不知道写代码verilog.so版本请提供matlab和verilog在fpga中的编码实施iq解调器由以下模块组成:射频调制信号、混频器、低通过滤.it包含同相分量、正交分量。
    2023-05-28 12:45:02下载
    积分:1
  • FPGA_flash设计
    我们的设计是用一个FSM控制器来控制发送什么命令,flash模块判断FSM发送过来的state信号来选择应该执行什么操作,当命令写入或者读出后,会发送一个flag_done命令,这个命令让我们判断上个指令是否完成,如果完成后FAM将发送下一个命令.(Our design uses a FSM controller to control what commands are sent. The flash module judges the state signal sent by the FSM to select what operation should be performed. When the command is written or read out, a flag_done command is sent. This command lets us judge whether the last word is finished or if the FAM will be sent after completion. The next command)
    2018-04-21 21:37:17下载
    积分:1
  • HASH
    hash加速器的verilog实现,也用于fpga或asic(hash verilog rtl )
    2015-01-29 18:48:13下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载