登录
首页 » Verilog » uart code dsdlab with my clock code

uart code dsdlab with my clock code

于 2022-09-14 发布 文件大小:211.45 kB
0 137
下载积分: 2 下载次数: 1

代码说明:

uart代码dsdlab与我的时钟代码.it是一个用于实现uart设计的verilog代码代码。这个是数字系统设计实验室的实践。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA控制PWM的程序
    FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序
    2022-10-13 04:20:04下载
    积分:1
  • project_comfinal
    it can add two numbers and shows the answer
    2019-05-28 19:16:02下载
    积分:1
  • RTC
    verilog编写的RTC(实时时钟)包含APB总线接口、时钟计时部分等(verilog prepared by the RTC (real time clock) contains APB bus interface, clock time some other)
    2009-12-19 23:51:50下载
    积分:1
  • NiosII_mycpu
    基于NiosII 的SOC FPGA验证系统,适用初学者学习Altra Quartus II软件,以及C语言 veriog,以及MCU调试流程
    2022-03-19 06:31:20下载
    积分:1
  • nv04_context
    The description header can be found in signal_processing_library.h.
    2015-07-17 09:36:41下载
    积分:1
  • Poorscope
    poor scope is a vhdl implimentation pic micro controller
    2013-02-02 13:01:17下载
    积分:1
  • PC
    说明:  Verilog HDL语言编写的32位程序计数器(PC)完整工程及相应仿真,QuartusII7.2下编译通过可正常使用。(Complete engineering and simulation of Verilog HDL language of the 32-bit program counter (PC), QuartusII7.2 compiled through normal use.)
    2012-09-06 09:07:47下载
    积分:1
  • kc705 sdi demo
    使用sdi 对采集到是视频数据进行解码,转为bt656数据格式的数据进行输出
    2022-10-08 18:25:03下载
    积分:1
  • Lab1_flash_led
    EGO_1流水灯显示代码步骤过程全都有适合初学者练手(EGO_1 nxoiaocijpwjcpoewopvkpowevko)
    2020-12-22 11:39:08下载
    积分:1
  • LaSaNewNB_M88E1111_TCP1000mhz
    用FPGA,基于M88E1111芯片实现的TCP/IP协议的千兆网,将协议封装成IP核(With the FPGA, the TCP/IP protocol based on the M88E1111 chip is used to encapsulate the protocol into IP core)
    2018-02-08 13:23:07下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载