-
FPGA实现以太网通信，TCP，UDP
通过调用三速以太网IP核，上层实现ARP,TCP,UDP协议，以太网芯片是88E1111，绝对可用，支持千兆以太网，GMII接口。
- 2022-07-20 05:06:04下载
- 积分：1
-
Lab2
Simple ALU
Objectives
1. Explore simple ALU structure.
2. Working with components
3. Working with language templates in ModelSim
4. Making a test bench and simulation using ModelSim
- 2017-01-13 19:28:54下载
- 积分：1
-
APB 总线
APB 总线。可以实现单个数据在总机与从机之间的读写功能(This can achieve the read and write functions of a single data between the master and the slave .)
- 2017-08-22 16:04:06下载
- 积分：1
-
Poiseuille_BB_solution
LBM用于Poiseuille流初学者程序，直接反弹格式(LBM Poiseuille)
- 2021-02-24 15:49:39下载
- 积分：1
-
VHDL-TESTBENCH
VHDL TESTBENCH书写规范，对学习FPGA的同学很有帮助，掌握仿真语言书写规范。(VHDL TESTBENCH description of the norms, the students learn FPGA helpful, master the language of simulation techniques)
- 2016-12-15 21:33:24下载
- 积分：1
-
tdc
线性伸展TDC的verilog，包含门级网表(TDC linear stretch of verilog, includes gate-level netlist)
- 2021-01-04 18:58:55下载
- 积分：1
-
SeggerEval_LPC2478
emWin 在LPC2478上实现LCD的高性能显示(emWin to achieve high-performance LCD display in the LPC2478)
- 2012-08-04 13:54:29下载
- 积分：1
-
pinlvji
verilog 简易频率计的设置，包括整个工程(verilog simple frequency meter settings, including the entire project)
- 2013-08-18 09:53:52下载
- 积分：1
-
digital-system-design
基于VHDL语言的七段显示管程序， 实现9个数字循环 并且能控制播放速度(SEVEN SEGMENT DISPLAY)
- 2011-02-14 21:02:38下载
- 积分：1
-
展位的乘数的 8 位 Verilog 代码
展位的乘法算法是将在两个的补充符号两个符号二进制数字相乘的乘法算法。展位的算法可以通过反复添加 （与普通的无符号二进制加法） 两个预设值 A 和 S P，然后对体育执行算术右移产品之一让 m 和 r 是被乘数和乘数，分别;让 x 和 y 代表中 m 和 r 位的数目。
- 2022-03-17 20:19:00下载
- 积分：1
|
联系客服（QQ：3324461878）
