-
Altera D01 内 RAM 和显示数据根据地址序列的程序
这种电路将加载 （写） 的地址内的 RAM 和显示地址的数据序列。
在读期间，我们可以触发一个中断对数据进行排序升序和显示 5 次，并返回
回读状态。
- 2022-03-24 10:16:01下载
- 积分：1
-
PN-(2)
伪随机序列FPGA 通过仿真 M3000(Pseudo-random sequence M3000 FPGA simulation)
- 2011-06-09 13:40:00下载
- 积分：1
-
RS_Encode_Decode
RS(255,223)编解码算法。verilogHDL代码实现，在XILINX的芯片上得到验证。不包含任何IP核，方便移植到任何FPGA芯片。(RS (255223) encoding and decoding algorithm. VerilogHDL code to achieve, in the XILINX chip to be verified. Does not contain any IP core, easy to transplant to any FPGA chip.)
- 2016-01-21 12:07:34下载
- 积分：1
-
测试AD9226采集数据能力，并将数据发送到串口显示为电压值。
测试AD9226采集数据能力，并将数据发送到串口显示为电压值.采用的是cyclone iv的FPGA。
- 2023-02-03 05:35:05下载
- 积分：1
-
TugasUAS_AuditTI_1504505017_Reguler
说明： ertyguhijop[lkjhvbn hiouopi][[poiuy
- 2019-02-05 09:18:23下载
- 积分：1
-
altera-de2-ann
基于VHDL+FPGA的神经网络设计，实现简单的字符识别(Design of Neural Network Based on VHDL+FPGA to Realize Simple Character Recognition)
- 2018-12-01 08:06:02下载
- 积分：1
-
4-2switch
四位拨妞开关作为输入，当输入值变化时将其转化成两位输出(The four DIP Niu switch as an input, when the input value changes, be converted into two output)
- 2012-10-12 21:12:35下载
- 积分：1
-
crc8
8位crc的verilog设计 通过仿真综合验证并已应用在工程里面
(verilog of 8bit error checkout )
- 2021-03-01 11:09:34下载
- 积分：1
-
RSC
说明： 给出了LTE系统中Turbo编码器的RSC模块FPGA实现(RSC module of LTE Turbo encode system)
- 2020-07-14 09:55:47下载
- 积分：1
-
test_uart
基于fpga的uart串口通信协议，64位数据(Uart communication protocol based on fpga, 64-bit data)
- 2017-08-09 17:35:47下载
- 积分：1
