登录
首页 » VHDL » crc校验,经验证正确,下载就可直接用,有不足的地方可以指正,

crc校验,经验证正确,下载就可直接用,有不足的地方可以指正,

于 2022-10-07 发布 文件大小:48.71 kB
0 87
下载积分: 2 下载次数: 1

代码说明:

crc校验,经验证正确,下载就可直接用,有不足的地方可以指正,-CRC check, certified correct, you can download directly, there are deficiencies can correct me,

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL_SPISLAVE
    spi-slave通信的vhdl实现及其仿真(VHDL implementation of spi-slave communication)
    2017-12-16 18:28:15下载
    积分:1
  • wireless_communication
    无线通信调制解调用的verlog和matlab程序,很大很实用。(Wireless modem calls verlog and matlab program, very very practical.)
    2010-05-31 10:01:18下载
    积分:1
  • 138
    用vhdl 语言实现138译码器,用vhdl 语言实现138译码器,(vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl )
    2009-04-21 12:32:17下载
    积分:1
  • robot_7_31
    使用Verilog HDL来控制机器人,六个高精密舵机,舵机运动非常流畅,舵机不抖动(FPGA to control the robot servo, six servos)
    2012-12-07 11:11:02下载
    积分:1
  • Flash
    FPGA Verilog控制FLASH片外读写(Verilog Controls FLASH Out-of-Chip Read-Write)
    2020-06-22 21:40:01下载
    积分:1
  • bundle_test5
    说明:  一个具备bp协议典型功能的数据传输系统(超时重传机制以及托管传输)包含五个节点(A data transmission system with typical functions of BP protocol (Overtime retransmission mechanism and managed transmission) consists of five nodes)
    2019-12-02 19:06:44下载
    积分:1
  • Viterbi译码器的编解码器的设计 用Verilog实现
    Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog
    2022-09-18 21:30:03下载
    积分:1
  • AMBA-Bus_Verilog_Model
    说明:  该源码包是2.0版本的AMBA总线的Verilog语言模型,主要包括5个部分:AHB总线仲裁器,AHB-APB总线桥接器,AHB总线上从设备ROM模型,AHB总线上从设备RAM模型,参数定义。(This source code package is the model of V2.0 AMBA bus of ARM company, It mainly includes the following five parts: the AHB arbiter,AHB-APB bridge, AHB_Rom_Slave, AHB_Ram_Slave,Defines.)
    2021-04-25 21:48:46下载
    积分:1
  • VHDL上机手册(基于Xilinx ISE) ______________________________________________...
    VHDL上机手册(基于Xilinx ISE) ___________________________________________________ 1 ISE 软件的运行 2 创建一个新工程 3 创建一个VHDL源文件框架 4 输入VHDL程序 *5 仿真 6 创建Testbench波形源文件 7 设置输入仿真波形 -eda
    2022-08-03 00:33:41下载
    积分:1
  • static-timing-analyze
    特权同学主讲的FPGA设计的时序约束专题(STA部分)(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
    2013-07-11 13:23:46下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载