-
fft1024 verilog代码
fft1024 verilog 代码 可以编译成功 建议下载学习(The fft1024 verilog code can compile successful Suggestions for download learning)
- 2017-07-20 10:31:05下载
- 积分：1
-
LineBuffer仿真
在Verilog的编写中，IP核的调用会使项目的开发更加方便快捷，对于初学者来说，IP核调用很抽象，通过一个具体的简单的的例子可以使大家更清晰明了的理解IP核的调用，对Verilog的学习是有帮助的。
- 2022-12-06 13:50:04下载
- 积分：1
-
main
完整的GMSK调制及维特比译码，程序中包括了高斯滤波器的设计，调制相位的计算，并采用了维特比译码算法解调出原始码元，最后计算了其误码率。(Complete GMSK modulation and Viterbi decoding, the program includes a Gaussian filter design, the calculation of the phase modulation, and uses the Viterbi algorithm demodulates the source element, the final calculation of the bit error rate.)
- 2020-11-03 16:19:54下载
- 积分：1
-
shift_reg
Shift reg in vhdl, a first example to start
- 2011-03-27 10:35:25下载
- 积分：1
-
dianti
6层电梯设计，采用vhdl编写，能够实验电梯功能(6-story elevator design, using vhdl prepared, able to lift function experiments)
- 2014-04-06 11:41:34下载
- 积分：1
-
吠陀乘数32位
高速32位吠陀乘数使用吠陀数学设计。这有一个比其他类型的乘法器，非常少的延迟。
- 2023-04-01 05:10:04下载
- 积分：1
-
rtl
基于AD9226的ad转换程序资料，从采集到数位转换再到模量转换(AD conversion program data based on AD9226)
- 2020-12-06 21:09:22下载
- 积分：1
-
VGA
FPGA简单VGA彩条显示程序驱动程序640*480(FPGA simple VGA color display Driver 640* 480)
- 2013-11-22 09:14:35下载
- 积分：1
-
top
脉冲多普勒雷达回波信号相干积累的VHDL源程序(pulse Doppler radar echo signal coherent accumulation of VHDL source)
- 2021-04-22 20:28:48下载
- 积分：1
-
bt656p
说明： BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)
- 2020-12-09 12:09:19下载
- 积分：1
