登录
首页 » Verilog » 测试图_彩条-可以改分辨率

测试图_彩条-可以改分辨率

于 2022-10-14 发布 文件大小:1.86 kB
0 145
下载积分: 2 下载次数: 1

代码说明:

verilog实现的测试图,可设置分辨率。彩条发生器产生的由三基色、三补色以及黑白八种颜色按照亮度递减的顺序,从左至右依次排列的,竖条纹标准测试信号。 白——黄——青——绿——紫——红——蓝——黑;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog HDL怎样用FPGA实现PID控制器
    资源描述本文讲的是基于FPGA的模糊PID控制器实现,详细介绍了Verilog HDL怎样用FPGA实现PID控制器
    2022-02-02 21:59:26下载
    积分:1
  • AHB_SRAM
    实现AHB转SRAM接口实现,支持猝发,零等待延迟(Implementation of AHB to SRAM Interface)
    2019-04-28 11:41:48下载
    积分:1
  • writereadflash
    这个是用VHDL实现FPGA对FLASH的读写。(This is achieved using VHDL FLASH FPGA to read and write.)
    2013-07-14 22:06:38下载
    积分:1
  • usbhostslave
    说明:  USB主机和设备的verilog代码,实现了USB1.1协议规范的要求(USB host and equipment Verilog code to achieve the USB 1.1 protocol specification requirements)
    2005-09-13 11:34:09下载
    积分:1
  • 指令Cache的verilog代码
    16位cpu的icache verilog实现代码,每行4个字,并且通过字节寻址,映射方式为直接映射,使用查表法。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
    2022-11-02 18:00:03下载
    积分:1
  • Verilog for lsfr over bist
    当设计的记忆与大的部分,其中包括电容对位线。两位线用于执行读和写操作,由于放电电容在写操作中的操作。7T sram 存储单元减少了活性因子的排位线对执行写操作。7T sram 存储单元减少了活性因子的排位线对执行写操作。
    2023-05-17 22:35:03下载
    积分:1
  • 四位数码管1~9999加法计数
    verilog HDL语言程序,运行后实验板四位数码管依次加法计数,从1到9999计数,超过后即溢出,重新从1开始 计数
    2022-02-07 01:27:29下载
    积分:1
  • 8B_10BENCODER
    基于8B10B的编解码模块的设计,使用verilog HDL语言,具有实用价值。(8B10B encoder)
    2014-05-23 16:39:25下载
    积分:1
  • AHB总线代码
    APB主要用于低带宽的周边外设之间的连接,例如UART、1284等,它的总线架构不像AHB支持多个主模块,在APB里面唯一的主模块就是APB 桥。其特性包括:两个时钟周期传输;无需等待周期和回应信号;控制逻辑简单,只有四个控制信号。
    2022-01-29 03:34:40下载
    积分:1
  • 66_AD_test(1)
    EV10AQ190A配置程序 EV10AQ190A configuration program(EV10AQ190A configuration program)
    2021-03-27 00:09:12下载
    积分:1
  • 696518资源总数
  • 105918会员总数
  • 20今日下载