登录
首页 » Verilog » Veriolg HDL的D触发器

Veriolg HDL的D触发器

于 2022-10-29 发布 文件大小:769.92 kB
0 135
下载积分: 2 下载次数: 1

代码说明:

D触发器程序,适合初学者使用和学习,Verilog hdl语言的,使用Xillinx公司的芯片。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Digital-System
    A complete VHDL source code to 5-storey elevator
    2014-09-05 11:24:26下载
    积分:1
  • FPGA实现四位数与四位数乘法
    FPGA实现四位数与四位数乘法,有仿真波形,合理利用FPGA资源(Four-digit and four-digit multiplication is realized by using FPGA. It has simulation waveform and makes rational use of the resources of the FPGA.)
    2020-06-21 00:00:02下载
    积分:1
  • LMS_filter
    这是自适应滤波器,使用verilog代码来编写的,已通过了仿真,效果很好。希望能给大家好好分享!(This adaptive filter verilog code to write, through a simulation, with good results. I hope to give a good share!)
    2020-12-08 21:19:19下载
    积分:1
  • cnt
    在ise开发环境下,建立顶层模块和子模块的层次结构,其实现的功能是一个可复位课暂停开始继续的建议秒表(In ise development environment, establish a hierarchy of top-level modules and sub-modules, and its function is to achieve a resettable class resumes proposal to suspend the stopwatch)
    2014-11-03 19:35:21下载
    积分:1
  • 串口收发程序
    使用verilog实现串口收发的程序,使用verilog实现串口收发的程序,使用verilog实现串口收发的程序,使用verilog实现串口收发的程序,使用verilog实现串口收发的程序,使用verilog实现串口收发的程序,使用verilog实现串口收发的程序,使用verilog实现串口收发的程序,
    2022-01-22 12:01:46下载
    积分:1
  • S04_基于ZYNQ的HLS 图像算法设计基础
    VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • fir4btp
    4tap FIR filter in verilog code
    2014-01-13 22:30:58下载
    积分:1
  • modified_booth_multiplier
    quartus ii项目文件包,功能是改进的booth乘法器,节省时钟,已完成仿真。(This zip file contains a quartus ii project, which can fufill multiple function. It is done by using a modified booth multiplier.)
    2018-01-11 18:35:04下载
    积分:1
  • 100powertips
    these are the source codes for the book " 100 power tips for FPGA designers"
    2012-08-20 14:59:29下载
    积分:1
  • spartan_6
    spartan6学习资料,官方资料,用户手册,包括5个主要文件(Spartan 6 Learning Materials, Official Materials)
    2020-06-17 19:00:01下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载