-
基于verilog的出租车付费系统
基于verilog的出租车付费系统 带验证模块
- 2022-04-18 19:22:44下载
- 积分：1
-
fpalign_struct
floating point alignment
- 2013-03-11 16:53:31下载
- 积分：1
-
fpga emif verilog
接口模块，通过对高位地址的编码可实现在一个FPGA中配置四个独立的功能模块，每个功能模块具有一个
带FIFO的输出口和13个独立的可由DSP读写的寄存器，寄存器功能可自定义。模块还包含两个全局寄存器，
可实现全局复位，中断等功能。该
- 2022-02-21 22:19:00下载
- 积分：1
-
DDS_signal_genarator
这是一个利用verilog语言编写的信号发生器的例子，值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)
- 2013-12-23 10:12:52下载
- 积分：1
-
FM_DemodNew
FM接收机 基于FPGA的调频收音机的设计
用VEIRLOG语言编程，利用QUARTUSii与MODELSIM联合仿真(FM receiver on FPGA FM receiver design
With VEIRLOG language program, use QUARTUSii and MODELSIM joint simulation)
- 2021-04-07 12:49:01下载
- 积分：1
-
13_usb_test
利用FPGA硬件编程语言Verilog实现USB通信开发(Realization of USB communication development by using FPGA hardware programming language Verilog)
- 2018-08-09 10:08:00下载
- 积分：1
-
网络 UDP协议，支持ML605开发板，
利用ISE本身的IP核，实现GMII的网络传输，在ML605开发板上调试过，可以跑，有兴趣的可以看看，相互学习嘛
- 2022-11-29 23:45:04下载
- 积分：1
-
FPGA-basedhardwareimplementationofneuralnetworks
基于FPGA的神经网络硬件实现中的关键问题研究，适合用fpga研究神经网络的工程人员参考(FPGA-based hardware implementation of neural networks in the study of key issues for research with neural networks fpga reference works)
- 2009-04-15 05:44:09下载
- 积分：1
-
decoder_38
这是基于Quartus2 开发环境和verilog hdl语言写的38译码器(This is based development environment and Quartus2 verilog hdl language used to write decoder 38)
- 2013-08-04 09:53:07下载
- 积分：1
-
sobel_filter_zx1809_v10
说明： 图像边缘检测，图像中值滤波和MATLAB处理(Digital Image processing based on FPGA)
- 2019-05-22 13:46:59下载
- 积分：1
