-
TimingController
能够实现 LCD时序驱动,通常cpu送出的信号为data bus信号，液晶屏幕并不能正常显示，需要lcd driver(LCD timing controller, usually cpu send out the data bus signal, so the lcd driver can t display normally, need the driver)
- 2011-02-15 21:05:08下载
- 积分：1
-
FPGA控制AD逐点采集信号，并将AD转换后的数据串行发送出去。
FPGA控制AD逐点采集信号，并将AD转换后的数据串行发送出去。-FPGA to control the signal sampling point by point AD, AD conversion and serial data sent.
- 2023-05-07 13:55:03下载
- 积分：1
-
vc707-ucf-xdc-rdf0155-rev2-0
vc707 board ucf xdc files
- 2018-06-14 05:50:36下载
- 积分：1
-
S6_VGA
1。源文件保存在src目录，QII的工程文件保存在Proj目录；
2。程序实现的功能是在VGA显示器上显示彩色条纹，共8种颜色，
可以使用嵌入式逻辑分析仪观测信号；
3。modelsim仿真文件在proj--simulation--modelsim中(1. The source file is saved in the src directory QII project file is saved in the directory Proj 2. The functionality of the program is displayed on a VGA monitor color stripes, 8 colors, you can use the embedded logic analyzer observed signals 3. the modelsim simulation files in the proj- simulation- modelsim)
- 2012-11-04 18:26:48下载
- 积分：1
-
pll
PLL 锁相环verilog程序 可以直接使用(The PLL can be used directly good use)
- 2014-08-28 19:06:33下载
- 积分：1
-
基于quartus 的一些程序 都是verilog
还是比较有用的
基于quartus 的一些程序 都是verilog
还是比较有用的 -Based on some of the procedures Quartus Verilog are still quite useful
- 2023-02-23 04:30:03下载
- 积分：1
-
DDS
FPGA实现DDS波形发生器，多种信号的产生，(FPGA realization of DDS waveform generator to produce a variety of signals,)
- 2014-07-20 14:31:22下载
- 积分：1
-
ad0809
对ad0809的控制代码( ad0809control)
- 2010-08-28 15:00:50下载
- 积分：1
-
该程序实现的是n位全加器，首先用与非门实现一位全家器，最后实现n位的全加器。...
该程序实现的是n位全加器，首先用与非门实现一位全家器，最后实现n位的全加器。-the program is to achieve the n-bit full adder, first using the door with non-realization of a family- and finally realize the full n-bit adder.
- 2022-01-24 17:35:43下载
- 积分：1
-
Electronic clock and simulation of VHDL procedures vhdl source code
电子时钟VHDL程序与仿真的vhdl源代码-Electronic clock and simulation of VHDL procedures vhdl source code
- 2022-01-28 11:10:39下载
- 积分：1
|
联系客服（QQ：3324461878）
