登录
首页 » Verilog » cpu32 _加法器

cpu32 _加法器

于 2023-01-05 发布 文件大小:9.83 MB
0 135
下载积分: 2 下载次数: 1

代码说明:

介绍 verilog 语言,用于实现包括乘法计算两个 32 位数字。在码,我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MID_FILTER
    中值滤波算法的verilog实现,可用于相关算法在基于FPGA的嵌入式图像处理系统中。(Median filtering algorithm verilog realization available FPGA-based embedded image processing system.)
    2015-03-16 19:36:18下载
    积分:1
  • ad1000芯片配置及数据同步代码
    MXT2021是一款双通道、 低功耗、 高性能的CMOS模数转换器。芯片 采用单电源1.9V供电, 采样精度为12位,单通道采样率为1.0GSPS,典型功耗为3.14W。 芯片采用本单位创新研制的 高速采样/保持技术、高速模数信号转换技术及自动校准技术,保证器件的高速度和高动态特 性。 为方便PCB板设计和后级FPGA/ASIC数据采集, MXT2021提供可通过SPI编程配置的LVDS 接口。
    2022-01-26 06:14:15下载
    积分:1
  • tcd_driver
    东芝ccd产品tcd1209驱动程序,生成1209所需的驱动波形(toshiba ccd tcd1209 )
    2021-02-23 09:29:40下载
    积分:1
  • ram读写程序
    用verilog实现双口ram读写程序,本程序含用工程文件,且已经过工程仿真,代码可以直接调用,方便新手学习,如果有问题,大家可以相互讨论.
    2022-01-27 09:17:41下载
    积分:1
  • SPITX16
    基于状态机的优秀SPI输出程序(以DAC7512为基础,可修改)(VHDL code about SPI)
    2016-02-09 01:07:52下载
    积分:1
  • FIFO
    Verilog HDL语言编写异步FIFO(Verilog HDL language, asynchronous FIFO)
    2012-05-31 15:13:21下载
    积分:1
  • ad706_verilog
    AD706在Sparten6使用的FPGA代码,测试通过(AD706 FPGA Code In Sparten6)
    2017-02-06 10:39:29下载
    积分:1
  • verlog通过FPGA实现数字钟
    verlog通过FPGA实现数字钟,包含时间计数,秒表和闹钟等功能
    2022-03-14 07:30:03下载
    积分:1
  • 基于FPGA 以太网Verilog代码
    实现以太网mac层帧设计,在modelsim上可以直接仿真实现,对于以太网和FPGA的学习有很大的帮助。同时对于以太网的帧格式的设计方面的学习 帮助也非常的大。 
    2022-03-23 14:56:49下载
    积分:1
  • CNT4
    说明:  4位二进制加法计数器的两种不同VHDL的描述,与比较。(4-bit binary addition of two different counter VHDL description, and more.)
    2010-04-13 22:20:44下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载