-
TrafficLight
利用Verilog编写一个交通灯控制电路，能控制两条路上红、黄、绿灯的变化，并且显示等待时间(Using Verilog HDL to design a traffic light control circuit. It can control the change of red, yellow and green lights on two roads, and display the remaining waiting time.)
- 2018-11-22 23:07:33下载
- 积分：1
-
简易报文识别器
里面有状态机的应用，比如在HEAD那个状态，统计5个0x55d5数，那么
如何知道现在希望是55还是d5呢？
假设head_flag信号，若head_flag=0，希望是55；若是head_flag=1，希望是d5。
4. 初值：0；加
- 2022-02-04 11:09:55下载
- 积分：1
-
i2c
本文研究的IIC总线控制器具有如下特征
1.兼容飞利浦I2C标准，以主机模式与外围设备进行数据通信，对IIC从机模型进行读/读，读/写，写/写，写/读[18]。
2.多主操作
3.软件可编程时钟频率
4.时钟拉伸和等待状态生成
5.软件可编程确认位
6.时钟同步设计
7.仲裁中断丢失，自动转移取消
8.开始/停止/重复启动检测/确认生成
9.总线忙检测(The IIC bus controller studied in this paper has the following characteristics.
1. Compatible with Philips I2C standard, data communication between host mode and peripheral devices, read/read, read/write, write/write, write/read for IIC slave model [18].
2. Multiple Main Operations
3. Software programmable clock frequency
4. Clock stretching and waiting state generation
5. Software Programmable Confirmation Bit
6. Clock Synchronization Design
7. Loss of arbitration interruption and cancellation of automatic transfer
8. Start/Stop/Repeat Start Detection/Verification Generation
9. Bus busy detection)
- 2019-06-18 12:18:10下载
- 积分：1
-
FPGA COMS传感器接口 LCD 移动终端源代码
用FPGA实现COMS传感器接入，LCD控制，及与ARM通信的源代码，包含matlab仿真及硬件原理图和手册，非常全面
- 2022-12-10 20:50:03下载
- 积分：1
-
3M
说明： 在FPGA实验操作系统实现ASK,FSK,PSK的调制解调，基带信号由M序列发生器产生，经过AD模块在示波器上进行显示，精油DA模块在同一块实验板上进行解调操作，生成信号控制LED灯的亮灭，并与调制输出信号在示波器上同时展示，并进行对比。基带信号为3MHz。(In the FPGA operating system experiment implementation ASK, FSK, PSK modulation and demodulation of the baseband signal generated by the M sequence generator, through the AD module on the oscilloscope display module, oil DA demodulation operation in the same block experiment board, the signal generation control LED lights off, and the modulated output signal displayed on the oscilloscope at the same time, and compared.)
- 2018-02-09 20:07:01下载
- 积分：1
-
单片机课程设计——交通灯_1
说明： 一个交通灯设计,简单的实现，没有添加其他的显示管(Traffic Light System)
- 2020-06-21 10:40:02下载
- 积分：1
-
RScoder
基于FPGA的RS编码器设计，verilog hdl语言。(RS encoder FPGA-based design, verilog hdl language.)
- 2011-07-17 22:18:08下载
- 积分：1
-
upp 接口，verilog
FPGA之间通信，或者FPGA和DSP之间通信的接口协议，用verilog代码编写，验证可用！
- 2022-05-05 12:14:52下载
- 积分：1
-
class-test
自己编写的C++的类的测试程序，有详细的注注释，对初学者有很大帮助！！！(The own written C++ class test program, detailed annotation of Note of great help for beginners! ! !)
- 2012-08-28 09:24:41下载
- 积分：1
-
基于Basys3的贪吃蛇小游戏
说明： 基于Basy3的贪吃蛇小游戏，实现了相关功能。(Snake Eating Game Based on Basy3)
- 2021-03-10 20:39:26下载
- 积分：1
