-
Norflash
用verilog hdl写的Norflash控制器，可实现单字节读写，扇区擦除。(Norflash controller edit by Verilog hdl,it can read or write by Byte,or erase the sector.)
- 2021-03-29 16:29:11下载
- 积分：1
-
CGRA加密算法可重构
工作机制如下：
1、 系统上电,配置信息由片外加载到片上配置存储器中;
2、 执行某算法前，将此算法所有的配置包写入到配置包存储器中（配置包存储器包含在配置解析单元中）;
3、 配置解析单元解析配置索引,从配置存储器中选择相应的配置对可重构阵列及功能模块进行配置；
4、 阵列从外部中读取数据进行计算，计算结果写出到密文寄存器中；
5、 可重构阵列与功能模块计算的中间结果数据只与通用寄存器堆进行交互；
6、 阵列计算的中间结果通过通用寄存器堆缓存；
- 2023-05-25 10:10:04下载
- 积分：1
-
1602C
文件名：lcd1602lib.h
内 容：1602液晶的控制端口、数据端口和相关操作(The file name: lcd1602lib. H
* inside let: 1602 LCD control port, data port and related operations
)
- 2012-05-08 15:15:36下载
- 积分：1
-
1_ADDER
说明： 第1例到第6例的源描述都是从第8例的程序包中
提取出来的,不能单独编译,这些例子的编译与
模拟请参考第8例.(Example No. 1 to the first six cases are the source described in Example 8 from the first package to extract it and can not be a separate compiler, which compiler and simulation examples please refer to the first eight cases.)
- 2008-09-09 18:00:16下载
- 积分：1
-
StopWatch
This is a simple verilog code for stopwatch undre xlinx ISE webpack based for NEXYS3 board.
- 2013-10-04 00:53:49下载
- 积分：1
-
乐曲播放器
用vhdl语言编写的程序，可以播放乐曲，有分频模块，可播放梁祝等歌曲。
- 2022-01-21 18:49:47下载
- 积分：1
-
用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间...
用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间-Using FPGA to achieve CRC algorithm, only one pulse will be able to realize, than the traditional algorithm greatly saving time shift
- 2022-07-14 15:39:31下载
- 积分：1
-
cic_dec_8_five
CIC抽取滤波器，抽取系数8,verilog版本，用于数字下变频(CIC decimation filter, extraction coefficient of 8, verilog version, for digital down-conversion)
- 2010-03-02 12:53:31下载
- 积分：1
-
课程设计-数字钟
说明： 具有计时 设置时间 闹钟 秒表 功能的数字钟设计 外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)
- 2020-05-18 17:11:07下载
- 积分：1
-
HDL编程风格，很有用,希望对大家有所帮助。
HDL编程风格，很有用,希望对大家有所帮助。-HDL programming style, very useful, we want to help.
- 2023-04-10 16:30:03下载
- 积分：1
