-
design_pcie-based-on-FPGA
the interface design of pcie based on FPGA
- 2015-12-17 15:52:45下载
- 积分：1
-
rom_fft
采用xilinx的ROMIP核产生类似正弦信号，经过FFt后可以观察结果(Using the xilinx ROMIP nuclear generating similar sinusoidal signal can be observed through the results after FFt)
- 2013-09-14 20:59:03下载
- 积分：1
-
EPM570
非常好的EPM570(CPLD)学习程序源码,适合初学者,能让其快速入门(Very good EPM570 (CPLD) learning program source code, suitable for beginners, allowing its Quick Start)
- 2013-09-11 10:18:59下载
- 积分：1
-
Altera Nios 开发项目
Altera SOPC 开发套件，它用 verilog 语言开发。它是有用的 EDA 设计倾向。有三个完整的示例的 SDRAM，led 灯和内皮祖细胞。有逻辑的设计举例。
- 2023-08-07 05:00:07下载
- 积分：1
-
cpu_code_8051
vhdl code for 8051 processor
- 2010-06-25 15:16:07下载
- 积分：1
-
disptest
模拟示波器的现实程序，有x，y和光标。采用AD5440输出，现实效果很好。（示波器x-y方式）(Analog oscilloscope reality program, there are x, y and cursor. Using AD5440 output, real good results. (Xy oscilloscope mode))
- 2013-09-13 23:18:19下载
- 积分：1
-
乔尔迪奇算法
CORDIC （协调旋转数字计算机） 是一种算法计算先验
功能类似正弦和余弦反正切值。该方法还可以进行轻松地扩展来计算广场
根，以及双曲函数。
该算法的工作原理是降低为其成微轮换数目计算
反正切值预计算并加载在一个表中。此方法可以减少到计算
加法、 减法，进行比较，并转移。由 Fpga 轻松地执行所有功能。
高度可配置的乔尔迪奇核心实现第 1 象限坐标旋转数字计算机
要计算超越函数算法。核心通过 " 在源中定义，可以实现
RTL 三个体系结构之一：
组合
迭代
流水线
组合实现解决方程在一个时钟周期为许多级别的代价
逻辑。迭代的方法将问题分解成迭代次数。这种方法
- 2022-04-26 22:24:21下载
- 积分：1
-
基于BASYS2模60计数器
资源描述
利用实验板实现模六十计数，即00—01—02—03—04—…59—00—01…，并在Basys2实验板的AN1~AN0或（LD7~LD0）上显示。
下载配置文件到实验板BASYS2上，观察验证实验现象。
使用verilog语言设计实现---模六十计数器
- 2023-02-17 20:45:03下载
- 积分：1
-
FPGAdesignXilinx
华为内部资料，关于FPGA设计的详细过程介绍，很不错的。本文档从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧。(Huawei internal information, with regard to detailed FPGA design process of introduction, it is good. This document from the FPGA device structure in order to speed the path delay and area the size of the theme of the occupancy rate of resource description in the FPGA design process should pay attention to the problems and design techniques can be used.)
- 2020-12-21 13:59:08下载
- 积分：1
-
clk_generator
时钟分频代码，PWM产生 RTL 源代码。(clock divider，PWM generator RTL Source Code)
- 2013-08-18 09:29:42下载
- 积分：1
