-
SOPC技术使用 verilog编的hello 程序
SOPC技术的fpga的实现verilog硬件描述语言，编写的在niosII 程序 采用altera芯片
- 2022-10-13 07:35:04下载
- 积分：1
-
rs232_3
说明： 为串口收发器以及汉明编码，将电脑通过串口发送的7位数据转化成汉明码显示于led上，或把接收到的11位汉明码解码并验错纠错(For the serial port transceiver, and Hamming codes, the computer through the serial port into 7-bit data displayed on the led on the Hamming code, or to receive the 11 Hamming code error correction decoding and experience)
- 2010-04-29 22:18:02下载
- 积分：1
-
recarry
fir filter 程序
老师上课留的作业，在这里跟大家分享一下，希望能有所帮助(fir filter procedures teacher in the class to stay the operation here to share with you, hope can be helped)
- 2006-10-11 19:34:43下载
- 积分：1
-
用Verilog实现的八位存储器参考代码
我们按照应用的需求来定义计算机，本文介绍一个非常简单的CPU的设计，它仅仅用来教学使用的。我们规定它可以存取的存储器为64byte，其中1byte=8bits。所以这个CPU就有6位的地址线A[5：0]，和8位的数据线D[7：0]。
我们仅定义一个通用寄存器AC（8bits寄存器），它仅仅执行4条指令如下：
Instruction
Instruction Code
Operation
ADD
00AAAAAA
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-04-28 07:03:19下载
- 积分：1
-
FPGA基于verilog语言的pll数字锁相环
应用背景pll数字锁相环在FPGA中具有很重要的作用，在提取信号同步时钟等方面都有应用。关键技术FPGA的PLL数字锁相环的实现基于verilog语言，采用鉴相器、滤波、数控振荡器、分频器的结构进行实现。
- 2022-02-02 05:35:33下载
- 积分：1
-
UART
字长可以简单调整，即可实现任意字长UART通讯(The word length can be simply adjusted to achieve any word length UART communication.)
- 2018-07-09 22:06:02下载
- 积分：1
-
AXI4_Sim
说明： 实现AXI,AXI-Lite乒乓地址的传输，AXI,AXI-Lite已经封装成内核，可直接修改后使用(Realize the transmission of table tennis address of Axi and Axi Lite. Axi and Axi Lite have been encapsulated into a kernel, which can be directly modified and used)
- 2020-05-31 15:20:16下载
- 积分：1
-
gtx
ip core of the transceiver gtx
- 2019-04-02 00:10:03下载
- 积分：1
-
system verilog编写的一系列代码
说明： 使用system verilog编写的一系列代码。包括二进制码与格雷码转换，优先编码器，38解码器，计数器等等(system verilog code with testbench.)
- 2020-06-23 08:20:02下载
- 积分：1
-
ADC0809模数转换
ADC0809模数转换，实现模拟量转化为数字量，并在液晶显示屏上显示出转化结果，我自己下载到板子，运行正常
- 2022-03-22 11:19:00下载
- 积分：1
|
联系客服（QQ：3324461878）
