登录
首页 » Verilog » 用Verilog语音在fpga上实现音乐计算器功能

用Verilog语音在fpga上实现音乐计算器功能

于 2023-02-19 发布 文件大小:1.08 MB
0 149
下载积分: 2 下载次数: 2

代码说明:

首先根据连续运算的过程,用状态机做出键盘输入模块,然后根据原码补码的特点做出加、减、与、或、比较运算的8位ALU,之后做出将16位二进制数显示出来的显示模块,再根据连续运算流程并考虑与键盘输入的配合,做出了音乐计算器最核心的控制模块,完成输入数字的存储、运算、显示功能,最后加入音乐模块,实现全部功能。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ethmac10g
    千兆以太网设计,包括组包解包,可以实现大数据传输功能。(Unpack the gigabit Ethernet is designed, including group package, can realize large data transfer function.)
    2020-09-01 16:48:09下载
    积分:1
  • dianzhen
    如果需要用verilog设计一项比较简单的功能,那么这个浅显易懂的程序能让你很快明白点阵的设计方法,尤其是对那些初学者(If you need to use a relatively simple verilog design features, then this easy to understand design of the program allows you to quickly understand the lattice method, especially for those who are beginners)
    2014-01-16 16:13:53下载
    积分:1
  • 8BIT_CPU
    一个8位的CPU设计,用verilog语言写的,希望有用(A CPU OF 8 BITS )
    2020-07-01 09:00:02下载
    积分:1
  • 基于FPGA的数字时钟设计
    基于FPGA的数字时钟设计,通过lcd1602显示时钟,时钟可调节,主要针对学习用FPGA来驱动lcd1602显示,以及学习verilog硬件描述语言。
    2022-02-12 03:20:21下载
    积分:1
  • 小绿人请加油
    这里是由控制程序从ROM模块读取图片信息,然后写入VGA接口。里面包括6副16*16的图片信息,在屏幕上出现小绿人的动画
    2022-03-03 12:54:29下载
    积分:1
  • elpiano
    自己写的FPGA实现电子琴的VHDL程序,曲目是两只老虎,用到一些模块,和片内存储间,呵呵(FPGA realization of his keyboard to write the VHDL program, tracks are two tigers, a number of modules used, and on-chip storage room, huh, huh)
    2020-12-28 01:39:02下载
    积分:1
  • cpldfpga
    《CPLDFPGA嵌入式应用开发技术白金手册》源代码,涉及FPGA/CPLD的各个方面,键盘扫描,LED扫描等简单程序及滤波器等的设计(" CPLDFPGA platinum embedded application development technology handbook" source code, related to FPGA/CPLD all aspects of the keyboard scanning, LED scanning filters, such as simple procedures and design)
    2009-04-20 20:59:16下载
    积分:1
  • HART-HT2015
    HART 官方资料-HART协议采用基于Bell202标准的FSK频移键控信号,在低频的4-20mA模拟信号上叠加幅度为0.5mA的音频数字信号进行双向数字通讯,数据传输率为1.2kbps。(Official information-HART HART protocol based Bell202 standard frequency shift keying FSK signal at low frequencies 4-20mA analog signal amplitude is 0.5mA superimposed on the two-way audio digital signal digital communication, data transfer rate of 1.2kbps.)
    2013-07-16 17:23:16下载
    积分:1
  • rs-codec-8-16
    RS[255,223]纠错码verilog源码,包含编码和解码模块,以及testbench等。(Verilog source code for RS[255,223] encoder and decoder, with testbench included.)
    2021-04-28 15:58:44下载
    积分:1
  • farrow
    verilog语言编写的farrow滤波器的实现过程,供大家参考,谢谢。(Verilog language Farrow filter implementation process for your reference)
    2021-03-28 16:09:11下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载