-
Lab5.5_Led_FPGA
使用verilog在fpga开发板实现流水灯，包括整个工程文件(This code is used for early learners to study verilog。)
- 2014-05-07 19:57:24下载
- 积分：1
-
osiclator LED
应用背景弗鲁托PA oscilar就像联合国领导是卡瓦依，zholo罗该为什么我需要一个接着一个普通该estudielo为什么deberia darselo masticado关键技术zh0lo VHDL l0ks，就像PA presumir Y阙我书房一个接着一个普通免费，但四sintetiza Y有她comportamiento寺特拉华入伍机构sincronizar O把一osiclar DOS LED
- 2022-11-27 18:40:03下载
- 积分：1
-
tdm_latest[1]
TDM，就是时分复用。本程序完成4通道，没通道最多32路64K信号的交换，就是说可以完成32x4个电话信号交换(TDM, is time-division multiplexing. The process is complete 4-channel, no channel up to 64K 32 to exchange signals, that can be done 32x4 telephone signal exchange)
- 2010-07-07 15:28:06下载
- 积分：1
-
和picoblaze完全兼容的mcu ip core
和picoblaze完全兼容的mcu ip core-And PicoBlaze fully compatible mcu ip core
- 2023-08-22 23:25:04下载
- 积分：1
-
A basic SDH transmission module STM
一个SDH中最基本传输模块STM-1的帧头检测器，verilog编程实现-A basic SDH transmission module STM-1 Header detector, verilog Programming
- 2022-02-07 03:42:51下载
- 积分：1
-
有关FPGA芯片的管脚的封装的一些资料。
有关FPGA芯片的管脚的封装的一些资料。-Pin on the FPGA chip packaging some of the information.
- 2023-06-26 06:30:03下载
- 积分：1
-
65位FIR数字滤波器的设计~~其中有通过仿真得出得数据 ~可以通过数据输入完成滤波实验~对数字滤波器得整个算法进行了分析包括输入分组相加 然后相乘得过程...
65位FIR数字滤波器的设计~~其中有通过仿真得出得数据 ~可以通过数据输入完成滤波实验~对数字滤波器得整个算法进行了分析包括输入分组相加 然后相乘得过程-65 FIR digital filter design ~ ~ with simulation data to come in through the importation of data from experiments completed filtering of the digital filter in the whole algorithm analysis including input a sum then multiply in the process
- 2022-01-30 18:45:51下载
- 积分：1
-
E1（一级欧洲传输标准）
E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)
- 2023-08-26 23:00:03下载
- 积分：1
-
计数器的VHDL语言
这个程序VHDL计数器计数二进制数并显示脉冲易于程序计数器的VHDL，我们需要了解逻辑电路的VHDL语言的程序员
- 2022-12-04 13:20:03下载
- 积分：1
-
ahb2wishbone_latest.tar
AHB to Wishbone memory interface VHDL source code
- 2013-01-11 11:17:03下载
- 积分：1
