-
LDPC最小和译码算法verilog代码
此部分verilog代码为ldpc的最小和译码算法verilog源代码。verilog源代码适用于Xilinx和altera开发环境。
- 2022-02-05 17:42:10下载
- 积分：1
-
immediate_divide_module
用组合逻辑实现循环除法器。稳定、安全、可靠。(Combinational logic loop divider. Stable, secure, and reliable.)
- 2012-08-30 09:08:04下载
- 积分：1
-
Digital-clock
数字时钟6位数码管显示。主要器件为74ls48和74ls160 /74ls161。功能：1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能(Digital clock six digital tube display. Main components of 74ls48 and 74ls160/74ls161. Features: 1. Shows hours, minutes, seconds. (2) a 24-hour or 12-hour clock. 3 a school function)
- 2013-07-18 18:11:44下载
- 积分：1
-
i2c_master
verilog i2c master rtl+testbench 转自特权同学(verilog i2c master rtl+testbench)
- 2017-06-15 16:30:14下载
- 积分：1
-
HDB3
HDB3码在matlab中的仿真，包括原始码、AMI码及HDB码的相关仿真图形(HDB simulink in matlab)
- 2020-07-04 19:40:02下载
- 积分：1
-
cordic 的verilog 代码
这是一个关于 VLSI 设计项目。主题是设计用于CORDIC （为 CO纵坐标 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-08-18 23:53:13下载
- 积分：1
-
实验17 ADC实验
鉴于stm32在keil平台上的ADC采集转化，在LCD屏上显示程序(voltage acquisition adc)
- 2020-06-20 12:40:02下载
- 积分：1
-
Idddc_30mF
中频70M，30M带宽LFM信号，采样率为102.4M，，数字下变频后，还进行了三倍抽取，最后还得到I，Q两路信号
(IF 70M, 30M bandwidth LFM signal, the sampling rate 102.4M, under digital variable frequency after also carried out three times extracted, and finally also received the I and Q signals)
- 2012-07-25 23:56:30下载
- 积分：1
-
PCI 的Verilog开发代码
本程序为PCI的协议代码，用Verilog语言编写，还有textbench，经过我们工程验证，能顺利的识别出PCI设备
- 2023-01-10 21:45:03下载
- 积分：1
-
异步FIFO
这是一个异步的FIFO模块，还有5个部分，比较器，写满读空状态标志，和一个RAM模块，是编写一些大型程序的基础模块。谢谢大家，期望大家能够用得着
- 2022-10-11 11:20:03下载
- 积分：1
