-
VHDL 电子琴
是有verilog编程的电子琴的源程序,可以在xilinx软件中运行,并实现音乐的自动播放,还有弹奏的功能。
- 2022-02-13 00:49:20下载
- 积分:1
-
同步模8计数器
Verilog实现的同步模8计数器,含有.v代码,数字电路线网图以及下板照片
- 2023-01-28 07:15:03下载
- 积分:1
-
16*16移位相加乘法器verilog代码
这是上传的运用移位相加的方法进行16*16的有符号数乘法运算verilog代码实现及测试程序,如果需要测试负数相乘,可以将测试程序中的乘数或被乘数的最高位改为“1”,对于有符号数来说,最高位为1即表示负数。有需要的童鞋可以自行下载哦~
- 2022-01-30 12:03:58下载
- 积分:1
-
shuzihongdianlu
数字钟电路的实现,可以24小时计时,可调整时间!(Digital clock circuit implementation, a 24-hour timer, adjustable time!)
- 2013-08-18 14:49:14下载
- 积分:1
-
FPGA_can
实现基于FPGA的控制MCP2515发送的程序,本人编写通过测试,希望提供帮助(FPGA-based control program sent MCP2515, I write to pass the test, hoping to help)
- 2020-12-31 09:28:59下载
- 积分:1
-
pipelined_fft_256
说明: 256 点fft的verilog source codec以及testbench(256 point fft, with verilog source codec and testbench)
- 2019-11-02 14:16:07下载
- 积分:1
-
FPGA-based-image-acquisition-system
FPGA-based high-speed image acquisition system
- 2016-10-08 11:24:05下载
- 积分:1
-
nan
液晶显示屏显示汉字“年”的驱动程序VHDL(nian VHDL)
- 2012-04-28 15:57:46下载
- 积分:1
-
password
verilog代码实现的数字密码锁。通过4个并行的10位移位寄存器,分别记录在时钟上升沿时A,B,C,D的输入情况,比如某上升沿输入A,相应时刻A对应的移位寄存器输入1,其他三个移位寄存器输入都为0.另外4个并行的10位寄存器记录密码。这样,密码锁不仅可以识别字符数量,还可以判断出字符的输入次序。(verilog code of digital lock. By four parallel 10-bit shift register, respectively, recorded in the clock rising edge A, B, C, D of inputs, such as a rising edge of input A, the corresponding moments A 1 corresponding to the input shift register, the other three shift bit register inputs are 0. another four parallel 10-bit registers record the password. This lock can not only identify the number of characters, you can also determine the character of the input sequence.)
- 2011-10-18 21:45:45下载
- 积分:1
-
elevator
verilog语言写的一个四层电梯程序,有优先级的判断。(verilog language of a four-story elevator procedures to determine priority.)
- 2020-10-31 14:29:55下载
- 积分:1