-
16位二进制转化为BCD码
此代码可以实现16位二进制和BCD码之间的转换。(This code can realize the conversion between 16 bit binary and BCD code.)
- 2018-10-31 13:31:13下载
- 积分：1
-
VHDLdepinlvji
基于VHDL的数字频率计的设计.pdf
基于VHDL的频率计设计 很好用的 希望要用的同志来下载 (基于VHDL的频率计设计 很好用的 希望要用的同志来下载 )
- 2020-07-14 09:38:51下载
- 积分：1
-
FPGA编程：基于Verilog实现的计时器
功能说明：实现倒计时、按键可实现暂停/继续、时间设置、清零
附加说明：倒计时到零时，蜂鸣并闪烁；暂停时，时间分隔符闪烁；设置时，当前设置位闪烁。
按键说明
非设置状态：
数字显示不为0时，按enter键在计时与暂停状态进行切换，长按秒进入设置状态，长按5秒清零并进入暂停状态;
全为零时按enter键进入设置状态;
设置状态：
按enter进入计时状态
长按一秒置零
长按5秒置零并进入暂停状态
- 2022-03-29 03:59:56下载
- 积分：1
-
中山大学计组实验--单周期CPU设计
中山大学计组实验--单周期CPU设计，实现12条指令，基于xilinx ISE 14.4 测试通过
- 2022-03-21 15:15:11下载
- 积分：1
-
FPGA实现SHA256
利用硬件（可编程逻辑器件FPGA）实现密码算法SHA256，在FPGA中嵌入软核NIOSii，在NIOSii上进行软件编程。硬件EDA工具为ALTERA的Quartus ii，软件IDE为eclipse（嵌在Quartua中）。
- 2022-06-21 07:17:01下载
- 积分：1
-
polar_SC译码
该部分的主要功能是完成基于FPGA的polar码SC译码。(The main function of this part is to complete the FPGA-based polar code SC decoding.)
- 2021-02-17 13:49:46下载
- 积分：1
-
uart
Verilog UART is written in this file
- 2013-04-16 12:34:05下载
- 积分：1
-
SRAM完整实现——verilog语言
本代码基于Xilinx FPGA开发平台，采用Verilog语言编写，完整SRAM所有功能。已经过测试验证。
- 2023-06-19 17:40:03下载
- 积分：1
-
512位RSA加密处理器模块，采用verilog语言设计
使用verilog语言设计的512位RSA加密处理器代码，保护测试模块。
设计的代码简单易懂，适合学习FPGA的新手查阅。
代码已经经过FPGA板上测试通过，保证可以运行。
- 2022-11-15 07:00:03下载
- 积分：1
-
Verilog_code_for_AWGN
说明： verilog实现awgn信道噪声的代码，支持可变的信噪比。利用移位寄存器来实现伪随机序列。(verilog code for implementation of awgn channel noise. support variable snr. use LSFR to implement the pseudo random sequence. )
- 2021-01-14 16:48:47下载
- 积分：1
