登录
首页 » Verilog » 同步FIFO testbench

同步FIFO testbench

于 2023-05-10 发布 文件大小:10.55 kB
0 135
下载积分: 2 下载次数: 1

代码说明:

有关同步fifo仿真的一个textbench,当写FIFO的时候,一个上升的时钟沿一来,并且写信号有效,读信号无效时,数据逐个写入FIFO存储器中。我们在这里设置FIFO的宽度为4,深度为15。因此在写满FIFO之后,我们让存储器自动产生满信号,而经过仿真波形可知道在满信号有效的时候,读信号有效而写信号无效,数据依次从FIFO中读出,并且读出的顺序正好是写入的先后顺序,实现了“先入先出”。而我们设置下面几个信号的原因就是为了更好的确保FIFO存储器在读空之后不再读,写满之后不再写。需要特别的注意exp_data,对它可以对输出的数据进行对比,从而来看输出的数据是否真的是我们所期待输出的数据

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cpu mips
    实现多周期mips  设计一个32位MIPS多周期微处理器 具有多种 算数指令: (Design a 32-bit MIPS microprocessor multi-cycle arithmetic instructions
    2023-03-29 18:05:04下载
    积分:1
  • apb_uart_sv-pulpinov1
    SystemVerilog 写的APB总线接口的uart 代码,带testbench.(Uart code of APB bus interface written by SystemVerilog, with testbench.)
    2018-04-17 14:44:15下载
    积分:1
  • zongbian4
    基于verilog语言的差分曼彻斯特编码,内包含数据的采集,CRC校验(8位),和编码,输出。附有完整的工程文件。可直接调用modelsim仿真。(Based on differential Manchester encoding verilog language, and contains data collection, CRC check (8), and coding. With complete project file. Modelsim simulation can be called directly.)
    2021-03-04 09:59:32下载
    积分:1
  • Tym605V2Demo
    FPGA(赛灵思)试验箱 实验程序 有Audio,Buzzer,key,ledarray,ledseg.......(FPGA(赛灵思)试验箱 实验程序Audio,Buzzer,key,ledarray,ledseg)
    2012-02-11 21:09:19下载
    积分:1
  • Vpwm
    按键可调占空比的PWM波产生程序。语言:VHDL(Button adjustable duty cycle of the PWM wave generator. Language: VHDL)
    2013-07-30 12:30:58下载
    积分:1
  • VERILOG-CAR-TEST
    基于FPGA的Verilog语言的智能小车,已经经过测试。(FPGA-based smart car Verilog language, and has been tested.)
    2020-11-26 19:39:32下载
    积分:1
  • hdb3_VHDL
    hdb3 using language VHDL(Indoor using VHDL language)
    2020-12-01 20:19:27下载
    积分:1
  • 基于FPGA的DDR3控制器
    这个代码为基于XILINX FPGA的DDR3控制部分,实用性很强,忍痛拿来分享,望各位笑纳。
    2022-04-13 09:35:34下载
    积分:1
  • OFDM
    OFDM通信系统完整的收发Verilog代码(Verilog code of OFDM communication system)
    2018-04-12 19:16:50下载
    积分:1
  • RS2
    该源代码是RS(31,19)码的完整编译码程序,采用的是VerilogHDL语言,包含了RS码的编码和译码,这蛋疼的东西花费好多时间(The source code is RS (31,19) code complete encoding and decoding procedures, and spend a lot of time using is VerilogHDL language contains the encoding and decoding of RS codes, this egg pain)
    2012-09-09 13:04:41下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载