登录
首页 » Verilog » 低成本的FPU

低成本的FPU

于 2023-05-18 发布 文件大小:4.03 MB
0 160
下载积分: 2 下载次数: 1

代码说明:

应用背景本设计的目的是实现对IEEE-754 1985标准的最低要求浮点运算,使用简单的算法,具有类似功能的要求。该项目的一个重要目标是提供一个设计,可能对单片机领域提供浮点计算的方便,无需对硬件的影响巨大消费或软件执行速度的缓慢。执行和规范的优先级,但通过仿真验证应该是执行,以证明最终实施的正确性。关键技术该体系结构可以概括为2个不同的标量管道,共用一个普通控制单元。除此之外,外部乘法器连接到重要 C PI的5。某些人需要一些O之间的数据传输这两家管道,因此它们是由几个数据线互连。该设计将实施浮点操作的实例所需的1985,通过仔细选择算法。为设计类似于通用处理器的流水线,这是明显的,选用的算法与现有的软件实现共享的特点如果IEEE-754。在SP eedup一个软件实现主要是通过一个更合适的数据宽度来实现的,以及利用以及一些硬数据的路由选择两管道。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • code
    adder 18b trong chuong trinh verilog
    2017-11-26 14:34:56下载
    积分:1
  • usbd_ucos
    说明:  基于ALINX AX7020硬件平台的USB-OTG通信程序。操作系统采用uCOS III v1.41,基本实现了双向USB2.0 块传输(Bulk Transfer)通信,zynq的PS端接收USB数据并回传至主机。经测试,主机端Window10系统采用libUSBK编程时,采用64字节的块时,传输速率可达210Mbps。zynq开发工具为Vivado2015.4,程序包中包含了全部的硬件和软件工程文档。(A USB-OTG communication project where an AX7020 platform is employed as USB device. The embeded operating system is uCOS III of version 1.41, and the FPGA toolchain is Vivado 2015.4. This project implements a full speed bidirectional USB2.0 bulk transfer. A test on Windows 10 host with libUSBK shows that the transfer speed is up to 201Mbps.)
    2020-09-09 09:38:02下载
    积分:1
  • verilog2
    Learning Verilog Chinese Version Part 2
    2012-06-15 03:24:15下载
    积分:1
  • performance-of-pcie
    本白皮书探讨了在PCI Express的因素 技术可能会影响性能。它还 提供指导如何估算 的系统性能。(This white paper explores the factors in PCI Express technology may affect performance. It also provides guidance on how to estimate the system performance.)
    2013-10-29 10:52:43下载
    积分:1
  • PulseWidth_detector_VHDL
    通信控制中常用的脉冲宽度检测程序,VHDL模块化编成实现(原创)(communication control used in pulse width detection procedures, VHDL modular organization to achieve (original))
    2007-03-28 17:41:46下载
    积分:1
  • (Avalon-ST)-interface_from_liu
    IP 核的接口(The Avalon® Streaming (Avalon-ST) interface)的使用说明,和程序(IP core interface (The Avalon Streaming (Avalon-ST) interface) instructions for use, and procedures)
    2012-09-16 13:41:57下载
    积分:1
  • simple_cpu
    初学cpu结构的很好的verilog代码的示例,适合初学者(novice cpu structure of the good verilog code examples for beginners)
    2007-03-03 01:05:16下载
    积分:1
  • I2C_code
    与IP核配套的I2C-Master Core,包含了目前主流FPGA芯片的I2C实现,代码包括Altera/Xilinx/OpenCore等公司的VHDL/Verilog/C等。(I2C-Master Core)
    2010-05-22 22:12:26下载
    积分:1
  • LineBuffer
    此代码由 Altera 演示,并已对其进行修改(版权所有 ︰ Altera)
    2022-03-20 04:11:56下载
    积分:1
  • lbs_fpga_upld
    利用FPGA实现与powerpc的localbus数据接口代码。用verilog实现(localbus interface with PowerPC using Verilog)
    2020-11-25 22:59:38下载
    积分:1
  • 696518资源总数
  • 105721会员总数
  • 0今日下载