-
seven_persons
自己写的7人表决器的verilog程序，实现4人以上通过则通过的功能。(Seven people to write their own voting machine verilog program to achieve four or more people pass through function.)
- 2013-08-10 07:15:06下载
- 积分：1
-
FPGA
verilog编写的QPSK发射机的ＦＰＧＡ部分，已经过验证，完全达到要求。调制矢量误差４％(QPSK transmitter verilog prepared by the FPGA portion, has been proven, fully meet the requirements. Modulation vector error of 4 )
- 2013-10-08 14:58:23下载
- 积分：1
-
Verilog 浮点计算
这段代码在 verilog 的用于计算 2 的浮点数，需要计算的保险带的 all32 位，它可以用。
- 2023-05-14 01:20:04下载
- 积分：1
-
gamefive
高精度小数除法器设计与实现。
在FPGA开发板上实现小数除法器，输入输出信号N_in [15:0], D_in[15:0]，N_in[15:0]小于D_in，即被除数小于除数，输出商Q_out[15:0]中Q[15]一定为0，Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。(Precision fractional divider design and implementation. In the FPGA development board fractional divider, input and output signals N_in [15: 0], D_in [15: 0], N_in [15: 0] less than D_in, ie the dividend is less than the divisor, quotient output Q_out [15: 0] in Q [15] necessarily 0, Q [14: 0] for the business of the fractional part. Input and calculation results display by VGA.)
- 2017-01-01 17:32:25下载
- 积分：1
-
RISC-V-Reader-Chinese-v2p1
说明： RISC-V手册 最新版
一本开源指令集的指南
我们打算将这本薄薄的书作为
RISC-V的介绍和参考 资料 ，供有兴趣编写 RISC-V代码的
学生和嵌入式系统程序员使用 。 本书假设读者事先已经 了解 过至少一个指令集。如果没
有，您可能希望浏览基于 RISC-V的相关入门架构手册： Computer Organization and Design RISC-V Edition: The Hardware Software Interface。(risc v reader chinese)
- 2020-05-07 10:58:23下载
- 积分：1
-
zongbian4
基于verilog语言的差分曼彻斯特编码，内包含数据的采集，CRC校验（8位），和编码，输出。附有完整的工程文件。可直接调用modelsim仿真。(Based on differential Manchester encoding verilog language, and contains data collection, CRC check (8), and coding. With complete project file. Modelsim simulation can be called directly.)
- 2021-03-04 09:59:32下载
- 积分：1
-
dds
基于FPGA，利用vhdl语言结合matlab工具实现dds,已经仿真(Based on FPGA, VHDL language with matlab tools to achieve DDS, has simulation)
- 2013-04-22 15:36:08下载
- 积分：1
-
3input_xor
用Hspice实现一个三输入异或门，并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)
- 2018-06-12 11:06:45下载
- 积分：1
-
APB_timer
说明： 设计一个挂载在 APB 总线上的计数器，按照 APB 的时序给计数器赋值，主
机通过地址对计数器进行配置，通过数据输入端口给计数器设置计数器最大值，
并通过数据输出端口输出计数器的计数值。该设计还设置了一个计数完成信号，
当计数器满足模式配置后的计数要求时，会将该信号拉高(A counter mounted on the APB bus is designed. The counter is assigned according to the sequence of APB
The computer configures the counter through the address and sets the maximum value of the counter through the data input port,
And output the count value of the counter through the data output port. The design also sets a count completion signal,
When the counter meets the counting requirements after the mode configuration, the signal will be pulled high)
- 2021-05-14 17:30:02下载
- 积分：1
-
RGB_Driver
串口收发程序，成功通过仿真，可以用来学习(Serial transceiver,It is successful through simulation and can be used to learn)
- 2020-10-28 14:00:00下载
- 积分：1
