-
APB_timer
说明: 设计一个挂载在 APB 总线上的计数器,按照 APB 的时序给计数器赋值,主
机通过地址对计数器进行配置,通过数据输入端口给计数器设置计数器最大值,
并通过数据输出端口输出计数器的计数值。该设计还设置了一个计数完成信号,
当计数器满足模式配置后的计数要求时,会将该信号拉高(A counter mounted on the APB bus is designed. The counter is assigned according to the sequence of APB
The computer configures the counter through the address and sets the maximum value of the counter through the data input port,
And output the count value of the counter through the data output port. The design also sets a count completion signal,
When the counter meets the counting requirements after the mode configuration, the signal will be pulled high)
- 2021-05-14 17:30:02下载
- 积分:1
-
自己做的乘法累加器的verilog代码,移植性强
应用背景
可用于FIR滤波器的设计,移植性强。现在有代码是根据xilinx V4的硬件做的。可很方便的进行小的改动,去适应其它公司或版本的硬件IP核。不做改动也没问题。应该不用综合到IP core以外的逻辑中去。
关键技术
完全与xilinx的V4的DSP48硬件资料相同,比用IP generate产生的IPcore的好处就是可以随便换到其它芯片的代码中,甚至是altera的芯片中,也能编译通过。并且,对于乘法累加器不了解的筒子可以做个参考!
- 2022-06-18 18:29:14下载
- 积分:1
-
sram_sp_hse_8kx8
SRAM 8K*8 芯片存储器 芯片存储器 芯片存储器(SRAM 8K*8
Chip memory
Chip memory)
- 2018-08-26 18:50:04下载
- 积分:1
-
Masseffect-3---Jane-Shepard
超級好用
25M~100HZ的除頻器
寫了好久 超級實用
歡迎下載(Super easy to 25M ~ 100HZ of divider wrote a long time super practical welcome to download)
- 2013-09-13 13:33:13下载
- 积分:1
-
Uart2Sdram2TFT_sobel
说明: 使用FPGA实现sobel边缘检测的图像处理算法,更改后可直接使用在自己的系统上。(FPGA is used to implement the image processing algorithm of Sobel edge detection, which can be directly used in its own system after change.)
- 2019-12-30 19:40:45下载
- 积分:1
-
juchibo
用vhdl语言生成锯齿波,数据可自行改变(Sawtooth wave with vhdl language generation, the data can change by itself)
- 2011-12-21 19:29:51下载
- 积分:1
-
inv_matrix
矩阵求逆模块硬件实现,用verilog语言,基于ISE开发环境(implement of inverse matrix)
- 2021-03-24 10:19:14下载
- 积分:1
-
9536
Xilinx user constraints file for the cpld xc9536 or xc9536xl or xc9572 or xc9572xl
- 2012-11-06 11:49:12下载
- 积分:1
-
静态哈夫曼编码
对一个256长度的,数据为0-9的数据序列,进行哈夫曼编码。
- 2023-01-01 14:50:03下载
- 积分:1
-
LDPC
LDPC Encoding Ebook Tetourial code
- 2021-03-23 08:49:15下载
- 积分:1