-
9826
针对AD9826驱动设计的Verilog代码,主要是配置ccd采样的设计(The Verilog code is designed for AD9826, to configuration ccd sampling )
- 2020-07-16 21:48:50下载
- 积分:1
-
clock_gyc_system
基于用户自定义模块的实时时钟的设计;Qsys硬件设计;(Custom real-time clock module-based design Qsys hardware design )
- 2020-12-23 09:19:08下载
- 积分:1
-
kouyu
考研复试口语,适合计算机专业考研复试口语专业课(Traditional Interview spoken, spoken for Specialized Computer Traditional Interview)
- 2011-04-26 16:05:11下载
- 积分:1
-
DAC1220
高精度直流信号源,DAC1220,20位分辨率,双极性输出(High-precision DC source, DAC1220,20 bit resolution, bipolar output)
- 2021-02-28 16:29:35下载
- 积分:1
-
使用VHDL高级Turbo解码器
在信息论中,Turbo码(最初在法国的Turbo码)是一类高性能的前向纠错(FEC)1993开发的代码,这是第一个实用的代码接近信道容量,以可靠的通信仍然是可能的给定一个特定的噪声水平的编码率的理论最大值。Turbo码中使用的3G移动通信和(太空)以及其他应用程序的设计师寻求在带宽或延迟受限的通信链路的数据损坏噪音的存在实现可靠的信息传输卫星通信。Turbo码与LDPC码是目前竞争,提供类似的性能。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
- 2023-04-25 07:25:03下载
- 积分:1
-
流水线乘法器的VHDL实现,希望对你会有用!
流水线乘法器的VHDL实现,希望对你会有用!-Pipelined multiplier in VHDL implementation, you will want to use!
- 2023-04-03 22:35:03下载
- 积分:1
-
用VHDL语言实现的ARM处理器的标准内核的源代码程序,可在重用...
用VHDL语言实现的ARM处理器的标准内核的源代码程序,可在重用-use of the VHDL standard ARM processor core source code procedures, the reuse
- 2023-06-17 04:15:04下载
- 积分:1
-
SVPWM_method
给出了SVPWM算法的详细FPGA实现方法!(A detailed FPGA SVPWM algorithm to achieve the method!)
- 2017-04-05 13:43:14下载
- 积分:1
-
PID
利用VHDL语言实现PID控制,已经过调试验证。(Using VHDL language to implement PID control)
- 2018-04-30 16:33:39下载
- 积分:1
-
Regs
一个小寄存器堆,使用参数化编程,附有仿真代码,可直接在vivado(2018.2版本及以后)上运行(A small register heap, using parametric programming)
- 2019-04-03 14:19:55下载
- 积分:1