-
16点FFT verilog 代码
16点FFT的verilog实现，可以在FPGA上实现，实现硬件加速
- 2022-02-22 07:15:24下载
- 积分：1
-
国密SM4 verilog实现
国密SM4 verilog 实现 本算法是一个分组算法。该算法的分组长度为128比特，密钥长度为128比特。加密算法与密钥扩展算法都采用32轮非线性迭代结构。
- 2022-05-21 15:26:05下载
- 积分：1
-
APB 总线
APB 总线。可以实现单个数据在总机与从机之间的读写功能(This can achieve the read and write functions of a single data between the master and the slave .)
- 2017-08-22 16:04:06下载
- 积分：1
-
aynchronous fifo 项目
先入先出 (FIFO) 内存结构广泛用于缓冲处理块之间的数据传输。高性能、 高复杂度数字系统越来越多地被要求不同的模块之间传输数据，甚至不相关的时钟频率。双时钟 FIFO 是一个更复杂的函数，可提供高速数据缓冲对于异步时钟域应用程序。建议的设计利用了一种有效的内存数组结构，并可以运行在应用程序中存在多个时钟周期的延迟时间的地方。它还包括一个可配置的同步电路，同步异步信号 FIFO 内。
- 2022-04-30 19:05:35下载
- 积分：1
-
emifa_ram
FPGA与DSP的EMIF通信，EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)
- 2020-12-01 15:49:26下载
- 积分：1
-
Ver_I2C_eeprom
用verilog编写的I2C——E2PROM模型。适用于各种型号的E2PROM，代码内部有参数可选。(Written in verilog I2C- E2PROM model. E2PROM, the internal code applicable to various types of optional parameters.)
- 2013-04-10 16:14:03下载
- 积分：1
-
bp
说明： 基于BP算法的LDPC译码程序，采用vhdl语言，bp算法(BP algorithm based on LDPC decoding program using vhdl language, bp algorithm)
- 2016-04-12 16:59:55下载
- 积分：1
-
展位加法器
这是 32 位输入 Booth 型乘法器。
此模块具有 64 位输出。
本模块还具有确定输入的状态，无论符号或无符号的 is_signed 输入
- 2022-04-23 02:03:32下载
- 积分：1
-
LDPC_DECODER(matlab)
本程序是在AWGN下的LDPC码的仿真程序，本程序优点是译码效率高，速率很快，可以仿帧数很大的图。(the decoder for LDPC under the AWGN channel)
- 2020-12-27 21:49:02下载
- 积分：1
-
Hamming_decoder-1
this program does something im not sure what but all i want is to get into the damn site thank you
- 2010-09-09 16:46:51下载
- 积分：1
