网站首页

登录

低功率 MAC 单元的 VLSI 设计与实现

于 2023-07-22 发布文件大小:314.11 kB

 0  130

下载积分: 2 下载次数: 1

我要下载

代码说明：

在大部分的数字信号处理 (DSP) 应用程序的关键操作是乘法和积累。实时信号处理要求高速度和低功耗的高吞吐量乘数-蓄能器 (MAC) 股，始终是以实现高性能数字信号处理系统的关键。这项工作的目的是，设计和执行的一个低功率 MAC 单位与块技术扶持，以节省电源。首先，1 位 MAC 单元而设计，用适当几何图形，使功率优化、区域和延迟。在管道阶段在延迟 MAC 单位估计基于控制单元为了控制数据用于低功率的 MAC 块之间的流量。同样，N 位 MAC 单元设计和使用，使流水线的阶段控制逻辑的低功耗控制适当的时间。设计的加法器单元格具有优势的业务速度高，小晶体管计数和低功耗。MAC 在 0.18um 上实现 CMOS 技术使用节奏演奏家工具。在各种体系结构中的此文件 alsoinvestigates 乘数和加法器哪些是适合高吞吐量信号的实现

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

16*16移位相加乘法器verilog代码
这是上传的运用移位相加的方法进行16*16的有符号数乘法运算verilog代码实现及测试程序，如果需要测试负数相乘，可以将测试程序中的乘数或被乘数的最高位改为“1”，对于有符号数来说，最高位为1即表示负数。有需要的童鞋可以自行下载哦~

2022-01-30 12:03:58下载

积分：1
fpga
FPGA代码，包含地址译码模块、16位锁存器、AD片选、死区及滤除窄脉冲、过流和短路保护、解除脉冲封锁模块、PWM模块、PWM选择 (FPGA code, including the address decoder module 16 latches, AD chip select, filter out the dead and narrow pulse, overcurrent and short circuit protection, lifting the blockade pulse module, PWM module, PWM selection)

2015-11-18 10:47:22下载

积分：1
AND
this is "AND" gate implementation in VHDL

2012-12-23 00:59:12下载

积分：1
pylori
A VANET research program

2012-08-23 21:50:13下载

积分：1
Dcache设计
设计了一款Dcache，两路组相联，使用了LRU的替换算法。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

2022-05-05 17:44:29下载

积分：1
lcd_system
LCD显示工程，其中包含了顶层文件和各个底层文件(LCD display project, which contains the top-level document and all underlying file)

2013-07-24 08:58:53下载

积分：1
超声波测距
根据模块的时序图自己写出的触发与接收程序，有效范围4m，精度2mm，设计一个算法使模块能输出精确的时间，本模块采用50MHz时钟信号，若晶振不同，请将程序中计数器位数改掉。

2022-06-12 10:54:47下载

积分：1
LIP4210CORE_SDIO
SDIO Verilog Sourcw code

2021-04-29 12:58:43下载

积分：1
atm码
atm工作程序功能

2022-10-27 18:25:03下载

积分：1
FIFO
This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)

2013-10-04 00:41:42下载

积分：1

696518资源总数
106182会员总数
24今日下载