-
EDK_Tutorial_1
EDK tutorial 1 ----------------
- 2013-04-04 10:18:46下载
- 积分：1
-
Amp-diagrams_pack
Diagram and how-to-make instructions pack of 6 diferent Amplifiers
- 2010-10-24 18:40:43下载
- 积分：1
-
motor
步进电机驱动，32等级速度，带加减速度控制。verilog编写。(step motor driver,32 level speed.)
- 2020-12-09 16:29:19下载
- 积分：1
-
vhdl
vhdl code for internet interface
- 2014-12-04 04:58:04下载
- 积分：1
-
串口verilog实现
此程序完成的是接收上位机发送的多字节串口数据的工作，并把不同的字节分配给不同的寄存器，以完成相应的控制工作。因此有必要说明一下上位机发送的数据结构。
上位机通过串口给FPGA发送两组信号，每一组发送5个字节（可根据自己的实际需要修改），不同字节控制不同的功能。
第一组是根据选择的波形、填写的频率以及选择输出信号的时域还是频域，给FPGA发送不同的参数。点击发送数据按钮后一共发送5个字节的数据。第一个字节发送监测信号，设为0x00，标识发送的是波形设置的数据；第二个字节发送的是进行波形选择的信号；第三和第四个字节发送的是波形频率的低8位数据和高8位数据；最后一个字节发送的是选择输出是时域还是频域的信号。
第二组是根据填写的频率给FPGA发送不同的参数。点击开始滤波按钮后一共发送5个字节的数据。第一个字节发送监测信号，设为0x01，标识发送的是滤波器设置的数据；第二和第三个字节发送的是频率1的低8位和高8位数据；第四和第五个字节发送的是频率2的低8位和高8位数据。
所以本程序中rs_receive模块接收数据部分需按照串口发送的数据格式进行接收：（这部分应根据自己的实际需要设计）
当接收到的第一个字节是0时，下面接收的数据都是波形设置信号。当接收到的第一个字节是1时，下面接收的数据都是滤波器的输入波形设置数据。
- 2022-03-07 15:31:04下载
- 积分：1
-
Verilog-HDL-tutorial
verilog HDL经典的入门书籍，内容很详细，讲了许多实例，适合硬件描述语言初学者。(verilog HDL classic introductory book, the content is very detailed, spoke many instances, suitable hardware description language for beginners.)
- 2013-10-08 20:21:51下载
- 积分：1
-
SPI接口设计
SPI接口主模式电路设计: （1）主频100M，输出时钟频率可调：主时钟2/4/8/32/64分频； （2）具有主动收发功能； （3）发送、接收数据均16bit为单位； （4）使用 SMIC 工艺库 smic18mm_1P6M 完成设计； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、物理验证等。
- 2023-01-31 22:20:03下载
- 积分：1
-
Cadence-Allegro-PCB-SI
利用Cadence Allegro PCB SI进行SI仿真分析(Performed using the Cadence Allegro PCB SI SI simulation analysis)
- 2013-08-06 22:17:46下载
- 积分：1
-
ch3ex
部分组合逻辑数字电路的VHDL代码，包含必要的功能描述(Some combinational logic digital circuits VHDL code, containing the necessary functional description)
- 2009-01-31 21:26:34下载
- 积分：1
-
imply logic
由忆阻器机制设计蕴含逻辑，内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)
- 2019-04-24 15:42:24下载
- 积分：1
