-
CORDIC算法的硬件实现 用的verilog语言
CORDIC算法的硬件实现 用的verilog语言-CORDIC algorithm Hardware Implementation of the Verilog language
- 2022-02-01 05:03:35下载
- 积分：1
-
基于FPGA的FFT算法的设计与实现
基于FPGA实现FFT算法，内容包含论文、程序、仿真等等(Implementation of FFT algorithm based on FPGA)
- 2020-07-02 00:00:07下载
- 积分：1
-
OFDM-Verilog
基于FPGA的OFDM的实现，Verilog语言。(OFDM based on FPGA,by Verilog)
- 2021-02-03 20:59:58下载
- 积分：1
-
AND
this is "AND" gate implementation in VHDL
- 2012-12-23 00:59:12下载
- 积分：1
-
异步串行接口电路及数据传输模块设计
设计要求1） 每帧数据供 10 位，其中 1位启动， 8位数据， 1位 停止。2） 波特率为： 9600 。3） 收发误码率
- 2023-09-07 19:10:03下载
- 积分：1
-
VHDL语言100例详解，北京理工大学ASIC研究生出版，这里是1
VHDL语言100例详解，北京理工大学ASIC研究生出版，这里是1-20个examples-VHDL language of 100 cases explain, Beijing Institute of Technology, Graduate ASIC published examples here is 1-20 months
- 2022-05-22 16:09:28下载
- 积分：1
-
vote7
说明： 自己设计的一个其人投票系统，对于VHDL初学者可以参考下(One of their own design their human voting system, for VHDL beginners can refer to the following)
- 2009-08-30 09:25:04下载
- 积分：1
-
MMC卡的VHDL源代码实现，经过大批量生产验证
MMC卡的VHDL源代码实现，经过大批量生产验证-MMC card VHDL source code to achieve, through large-scale production test
- 2022-05-18 09:55:11下载
- 积分：1
-
基于Verilog HDL的完整数字跑表工程，在试验机台上运行验证通过了的。
用8位7段数码管分别显示微妙，秒，分。
有开始，暂停，复位功能。
学习...
基于Verilog HDL的完整数字跑表工程，在试验机台上运行验证通过了的。
用8位7段数码管分别显示微妙，秒，分。
有开始，暂停，复位功能。
学习VerilogHDL的经典例子，添加了显示功能。-Complete Verilog HDL-based digital stopwatch works in the test machine is running verify pass the platform. With 8-bit 7-segment digital tube showed the delicate, seconds, minutes. Has started, pause, reset. Learning VerilogHDL classic example of adding a display.
- 2022-12-27 19:50:04下载
- 积分：1
-
lesson38_lcd1602_clander
基于Verilog语言编写的LCD1602显示的日历程序，类似时钟功能值得参考。(LCD1602 shows calendar program based on Verilog language, similar clock function is worth reference.)
- 2019-05-26 09:29:18下载
- 积分：1
