登录
首页 » Verilog » FPGA实现百兆MAC发送接收

FPGA实现百兆MAC发送接收

于 2023-08-19 发布 文件大小:29.77 kB
0 17
下载积分: 2 下载次数: 1

代码说明:

该部分实现了百兆MAC的数据的收发功能,可直接连接MII接口的PHY芯片,进行通信,设计是基于国半的DP83849双口PHY进行开发,并进行过大量实例测试;应用中有问题可随时联系

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AD9469 FPGA 代码 软件无线电前端
    AD9469 FPGA 代码  软件无线电前端 AD9469 Verilog 代码  FIFO后数据处理等
    2022-04-19 09:18:49下载
    积分:1
  • A-Memristor-SPICE-Model
    一篇讲述如何在pspice软件中仿真忆阻器(memristor)替代蔡氏混沌电路中的非线性电阻进而观察研究混沌相图的文献(How about a software simulator pspice memristor (memristor) alternative Chua' s chaotic circuit chaotic nonlinear resistance and then observe the phase diagram of the literature)
    2011-11-17 16:04:55下载
    积分:1
  • concurrent
    VHDL operators basics
    2013-09-10 14:44:51下载
    积分:1
  • verilogVGA驱动
    完整的verilog编写的源代码,根据实际所用的器件,修改相关参数,就可实现VGA的驱动。
    2023-06-15 03:31:33下载
    积分:1
  • xilinx设计指南书中源代码lab2
    xilinx设计指南书中源代码lab2,书中所附实验源代码
    2023-05-20 04:20:04下载
    积分:1
  • 使用 fifo 来交换不同的时钟
    这个项目是一个简单的 ISE14.7 项目,使用 fifo 缓冲区不同 clk 区的资料。我们也做了模拟 ISim 嵌入到 ISE14.7 中。事实上,我们可以做它没有相同宽度提取。写时钟到 fifo 是 62 MHz,而读的时钟是 16.368MHz.In 这个项目,我们做模拟只是为了验证是否提取数据是否正确与否。结果表明,有时每三点,提取了一个样品;有时每四点,提取了一个样本。 这个项目可能在 GPS navagition 系统中使用。
    2022-02-04 13:36:02下载
    积分:1
  • PAL_VGA
    基于FPGA的PAL_VGA转换器的实现.pdf(FPGA-based PAL_VGA converter implementation)
    2009-03-17 14:13:36下载
    积分:1
  • Door opener
    模块规格:门通过滑动打开。每侧都有一个红外线传感器和一个光电管。如果有人靠近门,传感器会向芯片发送信息。电动机将可由传感器切换的门向两个方向移动。如果门受到障碍物的阻碍,则电动机的电流会升高。在这种情况下,系统会收到反馈,如果门完全打开或关闭,则结束该过程。如果这个标志在门关上的时候出现(有人或有什么东西被门包围了),它会迫使门完全打开。过了一会儿门又想关上。系统也可以手动切换(打开或关闭)。
    2022-08-14 21:05:23下载
    积分:1
  • cordic
    说明:  16级流水线型cordic旋转代码以及测试文件,亲测好用(16-stage pipelined cordic rotation code and test files, pro-testing)
    2019-03-09 08:59:01下载
    积分:1
  • chaoshengbo_diatance_hc_sr_04
    说明:  实现Verilog编程,实现超声波测距模块实现测距功能,并将测得的距离显示在数码管上(Verilog programming is realized, ultrasonic ranging module is realized, and the measured distance is displayed on the digital tube)
    2020-06-17 16:40:02下载
    积分:1
  • 696524资源总数
  • 103945会员总数
  • 46今日下载