登录
首页 » Verilog » FPGA实现百兆MAC发送接收

FPGA实现百兆MAC发送接收

于 2023-08-19 发布 文件大小:29.77 kB
0 92
下载积分: 2 下载次数: 1

代码说明:

该部分实现了百兆MAC的数据的收发功能,可直接连接MII接口的PHY芯片,进行通信,设计是基于国半的DP83849双口PHY进行开发,并进行过大量实例测试;应用中有问题可随时联系

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 具备GMII接口和ARP协议功能的千兆以太网控制器
    具备GMII接口和ARP协议功能的千兆以太网控制器,经过Xilinx SPATAN-III FPGA验证
    2023-05-22 19:50:03下载
    积分:1
  • 01_test
    FPGA测试程序,仅供测试硬件是否能够运行,主要功能是点亮运行指示灯(The main function of the test program of FPGA is to light the running indicator.)
    2019-06-20 03:21:28下载
    积分:1
  • 32-bit ALU for the MIPS150 Processor using Verilog code
    &MIPS150处理器的32位ALU测试台请随意编辑此测试台以添加其他功能。请注意,此测试台仅测试ALU的正确操作,不会检查是否将正确的值多路传输到ALU的输入中。
    2022-03-11 18:43:22下载
    积分:1
  • LQ091B1LW01 TFT LCD Spartan-6 FPGA driver
    This is a demo for TFT LCD LQ091B1LW01(Sharp 9.1inch, 822 X 260) with Spartan-6 FPGA.
    2022-04-08 12:43:13下载
    积分:1
  • fpga1
    说明:  基于EasyFPGA030的直流电机控制电路设计和四位数字密码锁。(DC Motor Control Based on EasyFPGA030 circuit design and four-digit combination lock.)
    2010-05-03 20:20:42下载
    积分:1
  • xilinx读取DEVICE DNA源码
    网上有类似的源码(dna_rd.v)但是有错误,里面第133行起,有两句没有放在begin end 里面,原本执行s6的状态机是有选择的进入s5或s7,而遗漏begin end 是直接进入s7,因此执行错误,dna读取全为0
    2022-10-06 07:35:03下载
    积分:1
  • A3P600-PQG208
    Actel FPGA A3P600最小系统原理图,包含JTAG 、电源和封装 (Actel FPGA A3P600 minimum system schematics, including JTAG, power and packaging)
    2012-12-03 11:29:19下载
    积分:1
  • SD_Controller_Verilog
    说明:  该程序包是SD卡/MMC卡控制器SDC的verilog语言包,它包括以下4部分:RTL源代码,测试平台,软件仿真文件,说明文件。(This source package is the SD card and MMC card controler model based on the Verilog language. It has the following 4 parts: RTL language, testbench, software simulating files and help document.)
    2021-04-05 17:39:03下载
    积分:1
  • LPC1788_VGA_COLOR
    鼎lpc1788尚开发板的vga的显示,1024x768(lpc1788board,lcd to vga display,1024x768)
    2014-12-15 13:34:06下载
    积分:1
  • 16ChannelDeserializer
    说明:  LVDS De-serialization
    2019-06-20 14:53:25下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载