登录
首页 » VHDL » Adder4

Adder4

于 2009-05-11 发布 文件大小:4KB
0 47
下载积分: 1 下载次数: 3

代码说明:

  本设计是设计了一个4位全加器的内容,是由4个一位全加器串联而成的(The design is to design a full adder 4 content, is one of four full adder in series from the)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696524资源总数
  • 103930会员总数
  • 47今日下载