multiply
于 2008-12-30 发布
文件大小:3KB
0 52
下载积分: 1
下载次数: 6
代码说明:
由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。(Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.)
下载说明:请别用迅雷下载,失败请重下,重下不扣分!
发表评论