登录
首页 » Verilog » (7,4)汉明码

(7,4)汉明码

于 2021-03-29 发布 文件大小:2KB
0 167
下载积分: 1 下载次数: 0
我要下载

代码说明：

  汉明码学习，以（7，4）为例，仿真正常。(Hamming code learning, taking (7, 4) as an example, the simulation is normal.)

文件列表：

(7,4)汉明码\ECC_code.v, 667 , 2019-04-03
(7,4)汉明码\ECC_code_tst.v, 273 , 2019-04-02
(7,4)汉明码\ECC_decode.v, 2963 , 2019-04-11
(7,4)汉明码\ECC_decode_tst.v, 985 , 2019-04-03
(7,4)汉明码, 0 , 2019-05-08

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

  • xmodem
    说明：  采用Xmodem协议，搭建一个文件传输的窗体平台，进行文件传输(File Transfer Using Xmodem Protocol)
    2020-07-02 20:00:01下载
    积分：1
  • 此代码为使用SPI 28335 ad9959
    此代码为使用SPI 用于实现28335控制AD9959输出信号的频率、幅度(This code uses SPI The Frequency and Amplitude of AD9959 Output Signal Controlled by 28335)
    2020-06-24 02:00:02下载
    积分：1
  • uart
    说明：  可以进行连续uart串口读写999次以上不出错，已经检测成功(It can read and write serial UArt more than 999 times without error. It has been detected successfully.)
    2020-06-15 22:50:02下载
    积分：1
  • FIR_filter
    说明：  滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和信号处理系统中。(Filter is a circuit that eliminates specific frequencies or frequencies other than specific frequencies. It is widely used in communication systems and signal processing systems.)
    2020-06-21 14:00:01下载
    积分：1
  • DDR3_256MByte
    说明：  基于K7的FPGA的DDR3读写程序，通过串口发送1024位的数据，写到FPGA的DDR3端，然后将数据从DDR3中读取出来，通过串口发送到PC端。(The DDR3 reading and writing program of FPGA based on K7 sends 1024 bit data to DDR3 end of FPGA through serial port, then reads data from DDR3 and sends it to PC through serial port.)
    2021-02-22 15:19:41下载
    积分：1
  • q2403
    WAVECOM Q2403A/Q2406的中文使用手册，供gprs数据通信开发者参考。(WAVECOM Q2403A/Q2406 the Chinese user manual for gprs data communications developer reference.)
    2008-06-23 09:13:35下载
    积分：1
  • PLC-simulation-matlab
    Power line communication in matlab platform.Its interesting pdf regarding simulation of PLC channel
    2012-03-22 13:02:29下载
    积分：1
  • Verilog
    基于FPGA的16QAM调制解调设计，以及仿真实现(Design of 16QAM Modulation and Demodulation Based on FPGA)
    2021-02-19 16:29:44下载
    积分：1
  • verilog HDL
    说明：  DS18B20温度模块，LCD1602显示(DS18B20 Temperature Module, LCD1602 Display)
    2020-09-04 15:08:06下载
    积分：1
  • Final_final_test
    五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法，广泛应用于高档CPU的架构中。根据MIPS处理器的特点，将整体的处理过程分为取指令（IF）、指令译码（ID）、执行（EX）、存储器访问（MEM）和寄存器会写（WB）五级，对应多周期的五个处理阶段。一个指令的执行需要5个时钟周期，每个时钟周期的上升沿来临时，此指令所代表的一系列数据和控制信息将转移到下一级处理。(Five level flow CPU design)
    2020-10-18 16:07:26下载
    积分：1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载

热门标签

Visual C++ matlab C/C++ Java Others Unix_Linux EasyLanguage易语言 Visual Basic C# PDF C++ Delphi VHDL ASP WINDOWS
热门下载

Copyright© 2019-2025 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！