登录
首页 » Verilog » (7,4)汉明码

(7,4)汉明码

于 2021-03-29 发布
0 213
下载积分: 1 下载次数: 2
我要下载

代码说明：

说明：  汉明码学习，以（7，4）为例，仿真正常。(Hamming code learning, taking (7, 4) as an example, the simulation is normal.)

文件列表：

(7,4)汉明码\ECC_code.v, 667 , 2019-04-03
(7,4)汉明码\ECC_code_tst.v, 273 , 2019-04-02
(7,4)汉明码\ECC_decode.v, 2963 , 2019-04-11
(7,4)汉明码\ECC_decode_tst.v, 985 , 2019-04-03
(7,4)汉明码, 0 , 2019-05-08

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

  • yuandaima
    matlab环境下的残留边带条幅信号的调制与解调，绘出频率密度(matlab environment vestigial sideband modulation and demodulation signal banners, frequency density plot )
    2011-12-22 13:40:08下载
    积分：1
  • (7,4)汉明码
    说明：  汉明码学习，以（7，4）为例，仿真正常。(Hamming code learning, taking (7, 4) as an example, the simulation is normal.)
    2021-03-29 17:19:10下载
    积分：1
  • 03_hbf_test_128m22
    说明：  半带滤波器，工作在采样率122.88Msps上(Half-band filter, working at the sampling rate of 122.88 Msps)
    2020-12-23 10:59:07下载
    积分：1
  • modem
    play wave on modem and record wave
    2011-12-04 17:56:10下载
    积分：1
  • mig_v7_4
    说明：  针对XILINX 7系列FPGA 中MTG的驱动代码，代码的接口部分主要分为两个部分，一是控制DDR的DMA大小，选择读写，每次DMA的起始地址；二数据部分为AXIS。 已经在多个工程中使用。(For the driver code of MTG in XILINX 7 series FPGA, the interface part of the code is mainly divided into two parts, one is to control the DMA size of DDR, select read and write, the starting address of each DMA; the second data part is AXIS. It has been used in multiple projects.)
    2020-05-09 16:05:17下载
    积分：1
  • 64-bit-array-multiplier
    说明：  这个是64bit矩阵乘法实现代码，语言是verilog。(This is the 64 bit matrix multiplication implementation code, and the language is Verilog.)
    2020-06-18 13:22:03下载
    积分：1
  • _基于FPGA的激光测距系统研究
    说明：  基于fpga的激光测距系统，可以给工程提供理论指导(The laser ranging system based on FPGA can provide theoretical guidance for engineering)
    2019-11-25 12:54:41下载
    积分：1
  • DFT
    说明：  DFT FPGA实现,simulink到vivado(DFT FPAG implement base on simulink and HLS)
    2020-09-22 18:08:58下载
    积分：1
  • Verilog
    说明：  基于FPGA的16QAM调制解调设计，以及仿真实现(Design of 16QAM Modulation and Demodulation Based on FPGA)
    2021-02-19 16:29:44下载
    积分：1
  • vhdl1008
    PCI slave IP core, in VHDL language ,has been verified,it is very easy to use. it is an ideal IP to study PCI,design PCI Bridge
    2020-06-18 18:20:01下载
    积分：1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载

热门标签

Visual C++ matlab C/C++ Java Others Unix_Linux EasyLanguage易语言 Visual Basic C# PDF C++ Delphi VHDL ASP WINDOWS
热门下载

Copyright© 2019-2025 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！