登录
首页 » Others » 用matlab实现银行卡卡号定位并自动切割出卡号部分

用matlab实现银行卡卡号定位并自动切割出卡号部分

于 2020-11-27 发布
0 388
下载积分: 1 下载次数: 5

代码说明:

以matlab为平台进行图像处理,预处理银行卡卡号后进行卡号定位,并自动切割出卡号部分的图像。代码注释明确,适合小白阅读。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • STM32三重ADC采样,实现最高采样率
    本次程序使用KEIL开放平台,STM32F767作为硬件平台,使用STM32三重ADC采样模式,提高ADC采样率
    2020-12-02下载
    积分:1
  • 自适应遗传算法matlab
    这个程序使用的是matlab遗传算法工具箱
    2020-12-05下载
    积分:1
  • 样本熵的matlab代码
    样本熵的matlab程序,亲测可用。编写简单易于理解,尤其对于初学者很好。
    2020-12-07下载
    积分:1
  • java做的简单订餐系统
    【实例简介】用servlet+Jsp实现的北大青鸟Y2的JJS的课后项目,能正常运行,功能包括:餐品显示,购物车,订单简单处理,注册登陆。 内含数据数据库T-SQL代码
    2021-11-19 00:39:33下载
    积分:1
  • LDPC码基础与应用.贺鹤云
    入门书籍关于LDPC码的。LDPC码基础与应用.贺鹤云著,共356页。
    2020-12-08下载
    积分:1
  • (MATLAB版代码)红外与可见光图像配准算法
    (MATLAB版代码)红外与可见光图像配准算法针对电气设备同一场景的红外与可见光图像间一致特征难以提取和匹配的问题,提出了一种基于斜率一致性的配准方法。首先通过数学形态学方法分别提取红外与可见光图像的边缘,得到粗边缘图像;然后通过SURF算法提取两幅边缘图像的特征点,根据正确的匹配点对之间斜率一致性的先验知识,进行特征点匹配;最后通过最小二乘法求得仿射变换模型参数并实现两幅图像的配准。资源为该算法的MATLAB版本,其中main.m是主函数,内附测试图片。红外 可见光 图像配准 图像融合 MATLAB
    2020-11-27下载
    积分:1
  • chrome史上最完整调用ocx完整解决方案
    关键字 chrome,ocx,控件,activeX。用于解决chrome调用ocx控件的一个demo。
    2020-11-28下载
    积分:1
  • svnmanager
    svn manager svn图形化管理工具
    2020-12-07下载
    积分:1
  • STM32F1 直线倒立摆序代码
    STM32F1 直线倒立摆程序代码 所使用功能 STM32正交编码
    2020-12-08下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • 696518资源总数
  • 105540会员总数
  • 37今日下载