5G网络技术架构
主要讲述当前网络挑战与发展趋势，以及网络总体设计和5G网络的功能特是哪个，和关键技术 。最后总结和展望未来AT-2◇21MT202056/推进组5G无线技术架构白皮书引言在过去的三十年里,移动通信经历了从语音多址技术之外,大规模天线、超密集组网和全频业务到移动宽带数据业务的飞跃式发展,不仅深谱接入都被认为是5G的关键使能技术。此外,新刻地改变了人们的生活方式,也极大地促进了社型多载波、灵活双工、新型调制编码、终端直通会和经济的飞速发展。移动互联网和物联网作为(2)、全双工(又称同时同频全双工)等也未来移动通信发展的两大上要驱动力,为第五代是潜在的5G无线关键技术。5G系统将会构建在以移动通信(5G)提供了广阔旳应用前景。面向新型多址、大规模天线、超密集组网、全频谱接2020年及未来,数据流量的千倍增长,千亿设备入为核心的技术体系之上,全面满足面向2020年连接和多样化的业务需求都将对5G系统设计提出及未来的5G技术需求。严峻挑战。与4G相比,5G将支持更加多样化的当前,5G愿景与需求已基明确,概念与技场景,融合多种无线接入方式,并充分利用低频术路线逐步清晰,国际标准制定工作即将启动。和髙频等频谱资源。同时,5G还将满足网络灵为此,迫切需要尽快细化5G技术路线,整合各种活部署和高效运营维护的需求,大幅提升频谱效无线关键技术,形成5G无线技术框架并推动达成率、能源效率和成本效率,实现移动通信网络的产业共识,以指导5G国际标准及后续产业发展。可持续发展传统的移动通信升级换代都是以多址接入技术为主线,5G的无线技术创新来源将更加丰富。除了稀疏码分多址(SCMA)、图样分割多址(PDMA)、多用户共享接入(MUSA)等新型AT-292◇MT2020(5G)推进组5G无线技术架构白皮书场景与技术需求与以往移动通信系统相比,5G需要满足更加低功耗大连接场景主要面向环境监测、智多样化的场景和极致的性能挑战。归纳未来移动能农业等以传感和数据采集为目标的应用互联网和物联网主要场景和业务需求特征,可提场景,具有小数据包、低功耗、低成本炼出连续广域覆盖、热点高容量、低时延高可靠海量连接的特点,要求支持百万/平方公里和低功耗大连接四个5G主要技术场景。连接数密度。·连续广域覆盖玚景是移动通信最基本的覆总之,5G的技术挑战主要包括盖方式,在保证用户移动性和业务连续性0.1-1GbDs的用广体验速率,数十Gbps的的前提下,无论在静止还是高速移动,覆峰值速率,数十Tbυs/km的流量密度,1盖中心还是覆盖边缘,用户都能够随时随百万/平方公里的连接数密度,毫秒级的地获100Mbps以上的体验速率。端到端时延,以及百倍以上能效提升和单热点高容量场景:要面向室内外局部热点位比特成本降低。区域,为用户提供极高的数据传输速率,满足网络极高的流量密度需求。要技术挑战包括 1Gbps用户休验速率、数|Gbps峰值速率和数十Tbps/km的流量密度低时延高可靠场景主要面向车联网、工业控制等物联网及垂直行业的特殊应用需求,为用户提供亳秒级的端到端时延和或接近100%的业务可靠性保证。AT-2◇2M-2020(56推进组5G无线技术架构白皮书5G无线技术路线面对5G场景和技术需求,需要选择合适的5G将通过工作在较低频段的新空口来满足无线技术路线,以指导5G标進化及产业发展。大覆盖、高移动性场景下的用户体验和海量设综合考虑需求、技术发展趋势以及网络平滑演备连接。同时,需要利用高频段丰富的频谱资进等因素,5G空口技术路线可由5G新空口(含源,来满足热点区域极高的用户体验速率和系低频空口与高频空口)和4G演进两部分组成。统容量需求。综合考虑国际频谱规划及频段传LTE/LTE一 Advanced技术作为事实上的播特性,5G应当包含工作在6GHz以下频段的统一4G标准,已在全球范围内大规模部署。为低频新空口以及工作在6GHz以上频段的高频了持续提升4G用户体验并支持网络平滑演进新空口。需要对4G技术进一步增强。在保证后向兼容的5G低频新空口将采用全新的空口设计,前提下,4G演进将以LE/LTE- advanced技引入大规模天线、新型多址、新波形等先进技术梹架为基础,在传统移动通信频段引入增强术,攴持更短的帧结构,更精简的信令流程,技术,进一步提升4G系统的速率、容量、连接更灵活的双工方式,有效满足广覆盖、大连接数、时延等空口性能指标,在一定程度上满足及髙速等多数场景下的体验速率、时延、连接5G技术需求。数以及能效等指标要求。在系统设计时应当构受现有4G技术框架的约東,大规模天线建统一的技术方案,通过灵活配置技术模块及超密集组阏等增強技术的潜力难以完仝发挥,参数来淸足不同场景差异化的技术需求。全频谱接入、部分新型多址等先进技术难以在5G高频新空口需要考虑高频信道和射频器现有技术框架下采用,4G演进路线无法满足5G件的影响,并针对波形、调制编码、天线技术极致的性能需求。因此,5G需要突破后向兼容等进行相应的优化。同时,高频频段跨度大的限制,设计全新的空口,充分挖掘各种先进候选频段多,从标准、成本及运维角度考虑,技术的潜力,以全面满足5G性能和效率指标要应当尽可能采用统一的空口技术方案,通过参求,新空口将是5G主要的演进方向,4G演进将数调整来适配不同信道及器件的特性。是有效补充。髙频段覆盖能力弱,难以实现全网覆盖,需要与低频段联合组网。由低频段形成有效的3AT-22MT2020(5G)推进组5G无线技术架构白皮书网络覆盖,对用户进行控制、管理,并保证基本的数据传输能力;高频段作为低频段的有效补充,在信道条件较好情况下,为热点区域用户提供高速数据传输。5G无线技术路线主要场景连续广域覆盖6-100GHZ5G高频新空口冷热点高容量5G低频新空口低时延高可靠
- 2020-12-05下载
- 积分：1
专用集成电路设计实用教程
IC设计经典教材，《专用集成电路设计实用教程》专用集成电路设计实用教程虞希清编著大學出瓶社图书在版编目(CIP)数据专用集成电路设计实用教程/虞希清编著.一杭州:浙江大学出版社,2007.1ISBN978-7-308-05113-2专..Ⅱ.虞..Ⅲ.集成电路一电路设计一高等学校一教材Ⅳ.TN402中国版本图书馆CIP数据核字(2006)第165341号专用集成电路设计实用教程虞希清编著任编辑张真封面设计张真出版发行浙江大学出版社(杭州天目山路148号邮政编码310028)(E-mail:zupress@mail,hz,zj.cn)(网址http://www.zjupress.com排版杭州好友排版工作室印刷杭州浙大同力教育彩印有限公司开本787mm×1092mm1/16印张18.25字数467千印数2001-3000版印次207年1月第1版2007年7月第2次印刷书号ISBN978-7-30805113-2定价38.00元版权所有翻印必究印装差错负责调换内容提要在现代的IC设计中,工程师们广泛地使用数字电路的逻辑综合技术。工程师们使用RTL代码和IP描述设计的功能,进行高级设计,用综合工具对设计进行编辑和优化,以实现满足设计目标的电路。根据多年为客户进行技术培训,技术支持和IC设计的经验,笔者编写了本书。书中主要介绍了IC设计的基本概念,设计流程和设计方法,并就工程师们在设计中常见的问题,提供了解决方法。本书的特点是实用性强全书共分九章,第一章概述EC设计的趋势和流程;第二章介绍用RTL代码进行电路的高级设计和数字电路的逻辑综合;第三章陈述了IC系统的层次化设计和模块划分;第四章详细地说明如何设置电路的设计目标和约束;第五章介绍综合库和静态时序分析;第六章深入地阐述了电路优化和优化策略;第七章陈述物理综合和简介逻辑综合的拓扑技术;第八章介绍可测性设计;第九章介绍低功耗设计和分析本书的主要对象是IC设计工程师,帮助他们解决IC设计和综合过程中遇到的实际问题。也可作为高等院校相关专业的高年级学生和研究生的参考书。前言本书在 Synopsys公司的逻辑综合培训资料基础上编写而成。从事EDA工作和ASIC设计已有十几年了。在给中港台ASIC设计工程师提供的技术培训和支持中,工程师们曾提出了设计和使用设计工具中遇到的各种各样的问题。教学相长,在和工程师讨论问题、提供解决方案的过程中,我得到了很多的经验和启发。在为用户解决一些实际问题,为他们提供培训后,我曾收到热情的掌声和感谢信。用户的掌声和谢意给了我很大的鼓励和鞭策,使我下决心要编写一本实用的中文版的集成电路设计教程和手册,以答谢用户们的支持和帮助。本书讲究实用性,希望其中的内容能帮助ASIC设计工程师清楚明了IC设计的基本概念,IC设计的流程,逻辑综合的基本概念和设计方法,解决进行IC设计时和工具使用时所遇到的问题。全书共分九章,第一章概述IC设计的趋势和流程;第二章介绍用RTL代码进行电路的高级设计和数字电路的逻辑综合;第三章陈述了IC系统的层次化设计和模块划分;第四章详细地说明如何设置电路的设计目标和约束;第五章介绍综合库和静态时序分析;第六章深入地阐述了电路的优化和优化策略;第七章陈述物理综合和简介逻辑综合的拓扑技术;第八章介绍可测性设计;第九章介绍低功耗设计和分析本书的主要对象是IC设计工程师,帮助他们解决IC设计和综合过程中遇到的实际问题。也可作为高等院校相关专业的高年级学生和研究生的参考书。在本书的编写过程中,得到了 Synopsys中国区高级技术经理常绍军先生的大力支持。常绍军先生、资深的应用技术顾问李昂先生和冯源先生审阅了本书,并提出了宝贵的意见和建议。在此,表示衷心的感谢。在本书编写过程中,得到了全家的支持,深表谢意!由于时间仓促,知识水平有限,书中难免有不足和错误之处,敬请各位专家,IC设计工程师和同行们批评指正,不胜感激。来函可发电子邮件( Email: victory_snps@ yahoo.com.hk)。虞希清2006年11月于 Synopsys香港目录第一章集成电路设计概论1.1摩尔定律………………∴…………11.2集成电路系统的组成1.3集成电路的设计流程第二章数字电路的高级设计和逻辑综合132.1RTL硬件描述语言设计132.1.1行为级硬件描述语言( Behavioral Level hdi)132.1.2寄存器传输级硬件描述语言( RTL HDI)172.1.3结构化硬件描述语言( Structure HDL)………………………………232逻辑综合(L。 gic Synthesis)…………………272.2.1逻辑综合的基本步骤…282.2.2综合工具 Design Compiler302.2.3目标库和初始环境设置鲁·自自音甲·是着音鲁备.··非曲●d■···●····第三章系统的层次化设计和模块划分353.1设计组成及 DC- Tcl…·自音···········日·········.···卡器日音是·晶自鲁bt·。……353.1.1设计物体( Design Object)鲁音自353.1.2 DC - Tcl简介香看·鲁·鲁·鲁.鲁自春3.2层次( Hierarchy)结构和模块划分( Partition)及修改463.2.1层次结构的概念463.2.2模块的划分…息鲁483.2.3模块划分的修改·看。51第四章电路的设计目标和约束…°。●看。面●554.1设计的时序约束…普·非鲁·鲁击曲■554.1.1同步( Synchronous)电路和异步( Asynchronous)电路…4.1.2亚稳态( Metastability)574.1.3单时钟同步设计的时序约束…血D。e574.1.4设计环境的约束724,1.5多时钟同步设计的时序约束…………794.1.6异步设计的时序约束832专用集成电路设计实用教程4.1.7保持时间( Hold Time)854.2复杂时序约束看香鲁e鲁曲鲁。自鲁自。a。自鲁自。鲁4.2.1多时钟周期( Multi-Cycle)的时序约束874.2.2门控时钟的约束904.2.3分频电路和多路传输电路的时钟约束鲁·看看看鲁924.3面积约束……………………………96第五章综合库和静态时序分析…985.1综合库和设计规则···········.······.··4·a·.·····◆···—985.1.1综合库……5.1.2设计规则1075.2静态时序分析5.2.1时序路径和分组1125.2.2时间路径的延迟1145.2.3时序报告和时序问题的诊断鲁·.···.·自击击合音。甲。。。●。。●……115第六章电路优化和优化策略…1206.1电路优化..···4····;··.·.·.·.·a·a·;··1226.1.1 Synopsys的知识产权库- Design Ware1236.1.2电路优化的三个阶段………………………1266.2优化策略…………1346.2.1编辑策略垂由d垂……1356.2.2自动芯片综合( Automated Chip Synthesis)………………………………1416.3网表的生成格式及后处理144第七章物理综合1487.1逻辑综合(L。 gic Synthesis)遇到的问题……………………1487.2物理综合( Physical Synthesis)的基本流程鲁鲁自谁…………………………1517.3逻辑综合的拓扑技术( Topographical Technology)…………162第八章可测试性设计…1748.1生产测试简介…………1748.2可测试性设计鲁D曹吾音·非·自·········着4鲁4鲁是1768.2.1物理瑕疵和故障模型1768.2.2D算法( D algorithm)1788.3测试协议( Test protocol)1858.4测试的设计规则·●鲁q鲁·音鲁鲁D鲁香曹音音音·自自··。·非鲁曲··●1908.4.1可测试性设计中的时钟信号1908.4.2三态总线和双向端口的测试。非……………………198录8.5门级网表可测试问题的自动修正2048.6扫描链的插入2088.7可测试设计的输出和流程2228.8自适应性扫描压缩技术………225第九章低功耗设计和分析2299.1工艺库的功耗模型…………2319.2功耗的分析…鲁鲁鲁……………2379.3低功耗电路的设计和优化2519.3.1门控时钟电路25293.2操作数分离………2619.3.3门级电路的功耗优化●·4·■D鲁曹春击自由2669.3.4多个供电电压( Multi-VDD)…2749.3.5电源门控………276参考文献……………………281第一章集应电路设计概记集成电路( Integrated Circuits)是现代电子设备的重要组成部分。因此,成功设计集成电路对整个电子信息技术产业的发展起到重要的作用。由于科技的发展,半导体芯片的集成化程度越来越高,设计的系统越来越复杂,规模越来越大,设计的性能越来越髙,功耗也越来越大,这些不断地给芯片设计工程师和电子设计自动化( Electronics Design Automation,简称EDA)厂商提出新的课题和挑战。1.1摩尔定律摩尔提出著名的“摩尔定律”已经40多年了。1965年4月,摩尔在《电子学( Electronics)》杂志上发表文章预言,半导体芯片上集成的晶体管数量将每年翻一番。1975年,他又提出修正说,芯片上集成的晶体管数量将每两年翻一番。晶体管数量MOORES LAWIntels Tanuma 2 Processo1000000000ante△nmtele Pentium Pr100000000Intels Pentium m Processoitels Pentium Pro10000000Intelstuma Printels*v Proces1000000Intel388 pre28610000080801000080084004●100019701975198019851990199520002005年度图1.1.1图1.1.1为在过去25年, ntel CPu中晶体管增长的情况。集成电路的规模不断地稳
- 2021-05-06下载
- 积分：1
|
联系客服（QQ：3324461878）
