在FPGA中实现DDS（波形可选，频率可调，signaltap ii调试，有注释）

代码说明：

代码为verilogHDL编写，有三个按键：一个控制波形（方波和正弦波），一个控制频率增加，一个控制频率降低。代码有注释，并在signaltap ii中验证成功。