物流网络选址与路径优化问题的模型与启发式解法
物流网络选址与路径优化问题的模型与启发式解法120交通运输工程学报2006年(i∈T)(10表1小规模问题的计算结果Tab. 1 Computation result of smalF-scaled problem(xh+xbk)-z≤1(i∈T,∈Ck∈K)(11)最优解∈TUC(j∈C问题规模目标值运行时间/s(12)NG= 3, NT=3, Nc= 83885k≤s1(≤c1121=∑体k∈(13NG=3,Nr=3,Nc=10421.221U-U+Nx≤N-1(i,∈S,k∈K)(14)NG=3,Nr=3,Nc=126850580∈TNG=3,NT=3,Nc=148741162000注:Nc为供应商数量,Nr为配送中心数量,Nc为客户数量ba≤B(g∈G)(16用启发式算法求得初期解xi∈/Q1(i,j∈T∪C,k∈K)(17)l0;∈/0,1∈T(18通过交换配送中心间的路径进行第1次解的改善∈/O,1∈T,j∈C)(19)yk∈/0,1(i∈C,k∈K)(20)通过交换同一路径中客户的位置(2-OPT法)进行第2次解的改善式中:G为供应商的集合;T为配送中心的集合;C为客户的集合;K为车辆的集合;Qk为车辆k的最通过交换不同路径中的客户进行第3次解的改善大载质量:S为C的部分集合;C为从点到点j的距离;B为供应商g的最大供应量;V为配送中心SA模块的最大货物通过量;D,为客户j的需求量;H2为配送中心i的固定费用;L为从供应商g到配送中是否满足终止条件心i的单位运输费用;Fk为车辆k的固定费用;a为解的输出与通过量有关的系数;xk为对于车辆k,如果点i以后的访问点是点j,即为1,否则为0;y为如果点j图1基于SA的混合启发式算法的货物由车辆k配送,即为1,否则为0;v;为如果FiMixed heuristic algorit hm based on sa使用配送中心i,即为1,否则为0;z为如果客户j传统启发式算法与智能启发式算法相结合的混合算由配送中心提供服务,即为1,否则为0;pa为从供法,以期在短时间内求得全局最优解应商g到配送中心的供应量。其中x、3计算分析和pg为决策变量。2问题的求解为了对SA的参数进行设定,进行了预备实验并确定参数如下:初始温度To为200冷却率α为为了验证上述数学模型的正确性,用数理规划07,与温度相关的循环次数调整参数β为.1,最商用软件 LINGO8.0对小规模问题进行了数值计大循环次数将按照问题规模的大小做适当的设定,算,结果见表1。可以看出,随着问题的规模扩大,数据采用人工生成数据,在200km×200km的区计算时间急剧增加;当客户达到14个时,计算时间域内随机生成指定个数的供应商、配送中心和客户,长达45h,显然无法满足解决现实问题的需要。为并生成距离矩阵和客户需求量;采用C语言编程,了满足解决现实问题的需要,有必要开发岀一种能计算结果见表2。从表2中的结果比较可以看出,够在合理的时间内求得准最优解的近似算法。表2最优解与近似解比较传统启发式算法能够在短时间内求得局部最优Tab 2 Comparison of optimal solution and approxi mate solution解,但往往容易陷于局部最优,而无法求得全局最优最优解近似解问题规模解。智能启发式算法能够求得全局最优解,但计算时目标值运行时间/s目标值运行时间/s%间相对较长。如果能够将两者结合起来,既可以防止N=3N=3,Nc=838533965求解过程陷于局部搜索无法跳出,保证全局解的搜3N=3NG=10+2122112100索,又可以缩短搜索时间达到在短时间内求得全局N-3-3Nc12|60s0620110最优解的目的。基于上述考虑本文提出了图1的将ublishrigfoustAingnsestrvcu,trttp/www.urrhi.rctNG=3,Nr=3,Nc=1487411620008895第3期陈松岩,等:物流网络选址与路径优化问题的模型与启发式解法121本算法求得的近似解与 LINGO80计算的最优解心,再从配送中心到客户这一典型的物流过程,涉及之间的误差很小,但计算时间却大大缩短了。依据运输与配送2个阶段和供应商、配送中心和客户3结果虽然无法判定所提岀的混合启发式算法对于大个层次,提出了多供应商、多物流中心情况下的物流规模问题的有效性,但可以看岀,对于求解小规模问路径与配送路径优化问题,给岀了问题的数学模型,题是有效和良好的。对于大规模问题,将利用实例利用传统启发式算法与模拟退火法开发了混合近似进行计算验证。解法,通过人工生成数据和实例计算验证,可以看出4应用实例所提出的数学模型可以准确地描述此类问题,具有良好的适应性,所提出的混合近似解法能够在短时在应用实例中,将港口作为供应商来考虑,以进间内求解问题并得到接近于最优解的近似解,具有口货物从港口经配送中心配送到客户过程中发生的较高的实用价值。但本模型没有考虑库存问题与供费用最小化为目的,以港口的数量和位置、配送中心应商的成本问题,无法达到物流网络中各个环节的数量和位置作为对象进行优化。实例的区域选择山整体优化,有待于今后进一步研究。东省,候选港口为天津港、烟台港、威海港、青岛港参考文献日照港和连云港等6处,候选配送中心设置于山东省除港口城市以外的13个地级市,设定客户分别位References于90个县(包括县级市)。为了分析候选港口和配1 I anen g Flpo C. Spatial de composit ion for a multI送中心的数量及位置与目标值之间的关系,在计算of Production Economics, 2000, 64(1/2/3): 177186过程中,候选港口和配送中心的数量分别从1开始(21 Melkote s, Das kin m s. a n in te grated model of facil ity loca tion增加(港口的位置为随机选择),计算结果见图2、3and transportat ion netw ork design[ J. Transport ation Research part A,2001,35(6):5155386[3] Goets chalckx M, Vidal C J Dogan K Modeling and design ofglobal logistics s yst ems: a review of integrated strat e gic an dt act ical models and design algorithm s[ J European Journal of005◇◇0◇◇◇◇◇◇◇Operat ional Research, 2002, 143 (1):118135791113[4] H wang H S Design of suppl y chain logist ics sy stem con sider-港口数量配送中心数量ing service level[ J. Computers and Industrial Engineerin g,图2港口数量与图3配送中心数量与2002,43(1/2):283297目标函数值关系目标函数值关系[5] WuT H, Low C, Bai J W. Heurist ic s ol ution s to mu ltt depotFig2 Relation of ob ject value Fig 3 Relation of ob ject valuelocatioN rou tin g pr ob lems[ J]. Computers and Operations Re-and ports numberand changing depots num besearch,2002,29(10):13931415可以看出,随着候选港口数量的增加.目标值呈[6 Syam ss. A model and met hodologies for the locat ion p rob lem下降趋势,说明可供选择的港口越多,求得最优解的with logist ical components[ J]. Computers and Operations Re机会越大,但本例中,当候选港口的数量增加到5个se arch,200)2,29(9):l173-1193时,目标值达到最小(实际被选中的港口为3个);候[7 Amiri A. Designing a distribution network in a suppl y chainsystem[ J]. European Jou rnal of O perat ional Research, 2004选配送中心数量的变化也呈相同的趋势,当候选配171(2):567576送中心数量达到9个时,目标值达到最小(实际被选8 G ena m, Syarif a. Hybrid genetic algorit hm for mult+ time pe-中的配送中心为8个);本实例的计算时间都在8sriod production/ distribution planning[ J1. Computers and Ir以内,虽然无法判断所求解为最优解,但从计算结果dustrial Engineering, 2005, 48(4): 799809来看,基本接近最优,因此可以认为本算法对于求解9工丰元,潘福全张丽霞等基于交通限制的路网最优路径算大规模问题也是有效和良好的法J.交通运输工程学报,2005,5(1):9295Wang Feng yuan, Pan Fuquan, Zhang Li xia, et al. Opti mal5结语path algorithm of road netw ork with traffic rest riction[ JIJourn al of Traffic and Trans port ation Engin eering, 2005, 5(1)本文将研究范围界定在商品从供应商到配送中9295.(in Ch ineseo1994-2012ChinaacAdemicJournalElectronicPublishingHouse.Allrightsreservedhttp://www.cnki.net
- 2020-12-11下载
- 积分：1
专用集成电路设计实用教程
IC设计经典教材，《专用集成电路设计实用教程》专用集成电路设计实用教程虞希清编著大學出瓶社图书在版编目(CIP)数据专用集成电路设计实用教程/虞希清编著.一杭州:浙江大学出版社,2007.1ISBN978-7-308-05113-2专..Ⅱ.虞..Ⅲ.集成电路一电路设计一高等学校一教材Ⅳ.TN402中国版本图书馆CIP数据核字(2006)第165341号专用集成电路设计实用教程虞希清编著任编辑张真封面设计张真出版发行浙江大学出版社(杭州天目山路148号邮政编码310028)(E-mail:zupress@mail,hz,zj.cn)(网址http://www.zjupress.com排版杭州好友排版工作室印刷杭州浙大同力教育彩印有限公司开本787mm×1092mm1/16印张18.25字数467千印数2001-3000版印次207年1月第1版2007年7月第2次印刷书号ISBN978-7-30805113-2定价38.00元版权所有翻印必究印装差错负责调换内容提要在现代的IC设计中,工程师们广泛地使用数字电路的逻辑综合技术。工程师们使用RTL代码和IP描述设计的功能,进行高级设计,用综合工具对设计进行编辑和优化,以实现满足设计目标的电路。根据多年为客户进行技术培训,技术支持和IC设计的经验,笔者编写了本书。书中主要介绍了IC设计的基本概念,设计流程和设计方法,并就工程师们在设计中常见的问题,提供了解决方法。本书的特点是实用性强全书共分九章,第一章概述EC设计的趋势和流程;第二章介绍用RTL代码进行电路的高级设计和数字电路的逻辑综合;第三章陈述了IC系统的层次化设计和模块划分;第四章详细地说明如何设置电路的设计目标和约束;第五章介绍综合库和静态时序分析;第六章深入地阐述了电路优化和优化策略;第七章陈述物理综合和简介逻辑综合的拓扑技术;第八章介绍可测性设计;第九章介绍低功耗设计和分析本书的主要对象是IC设计工程师,帮助他们解决IC设计和综合过程中遇到的实际问题。也可作为高等院校相关专业的高年级学生和研究生的参考书。前言本书在 Synopsys公司的逻辑综合培训资料基础上编写而成。从事EDA工作和ASIC设计已有十几年了。在给中港台ASIC设计工程师提供的技术培训和支持中,工程师们曾提出了设计和使用设计工具中遇到的各种各样的问题。教学相长,在和工程师讨论问题、提供解决方案的过程中,我得到了很多的经验和启发。在为用户解决一些实际问题,为他们提供培训后,我曾收到热情的掌声和感谢信。用户的掌声和谢意给了我很大的鼓励和鞭策,使我下决心要编写一本实用的中文版的集成电路设计教程和手册,以答谢用户们的支持和帮助。本书讲究实用性,希望其中的内容能帮助ASIC设计工程师清楚明了IC设计的基本概念,IC设计的流程,逻辑综合的基本概念和设计方法,解决进行IC设计时和工具使用时所遇到的问题。全书共分九章,第一章概述IC设计的趋势和流程;第二章介绍用RTL代码进行电路的高级设计和数字电路的逻辑综合;第三章陈述了IC系统的层次化设计和模块划分;第四章详细地说明如何设置电路的设计目标和约束;第五章介绍综合库和静态时序分析;第六章深入地阐述了电路的优化和优化策略;第七章陈述物理综合和简介逻辑综合的拓扑技术;第八章介绍可测性设计;第九章介绍低功耗设计和分析本书的主要对象是IC设计工程师,帮助他们解决IC设计和综合过程中遇到的实际问题。也可作为高等院校相关专业的高年级学生和研究生的参考书。在本书的编写过程中,得到了 Synopsys中国区高级技术经理常绍军先生的大力支持。常绍军先生、资深的应用技术顾问李昂先生和冯源先生审阅了本书,并提出了宝贵的意见和建议。在此,表示衷心的感谢。在本书编写过程中,得到了全家的支持,深表谢意!由于时间仓促,知识水平有限,书中难免有不足和错误之处,敬请各位专家,IC设计工程师和同行们批评指正,不胜感激。来函可发电子邮件( Email: victory_snps@ yahoo.com.hk)。虞希清2006年11月于 Synopsys香港目录第一章集成电路设计概论1.1摩尔定律………………∴…………11.2集成电路系统的组成1.3集成电路的设计流程第二章数字电路的高级设计和逻辑综合132.1RTL硬件描述语言设计132.1.1行为级硬件描述语言( Behavioral Level hdi)132.1.2寄存器传输级硬件描述语言( RTL HDI)172.1.3结构化硬件描述语言( Structure HDL)………………………………232逻辑综合(L。 gic Synthesis)…………………272.2.1逻辑综合的基本步骤…282.2.2综合工具 Design Compiler302.2.3目标库和初始环境设置鲁·自自音甲·是着音鲁备.··非曲●d■···●····第三章系统的层次化设计和模块划分353.1设计组成及 DC- Tcl…·自音···········日·········.···卡器日音是·晶自鲁bt·。……353.1.1设计物体( Design Object)鲁音自353.1.2 DC - Tcl简介香看·鲁·鲁·鲁.鲁自春3.2层次( Hierarchy)结构和模块划分( Partition)及修改463.2.1层次结构的概念463.2.2模块的划分…息鲁483.2.3模块划分的修改·看。51第四章电路的设计目标和约束…°。●看。面●554.1设计的时序约束…普·非鲁·鲁击曲■554.1.1同步( Synchronous)电路和异步( Asynchronous)电路…4.1.2亚稳态( Metastability)574.1.3单时钟同步设计的时序约束…血D。e574.1.4设计环境的约束724,1.5多时钟同步设计的时序约束…………794.1.6异步设计的时序约束832专用集成电路设计实用教程4.1.7保持时间( Hold Time)854.2复杂时序约束看香鲁e鲁曲鲁。自鲁自。a。自鲁自。鲁4.2.1多时钟周期( Multi-Cycle)的时序约束874.2.2门控时钟的约束904.2.3分频电路和多路传输电路的时钟约束鲁·看看看鲁924.3面积约束……………………………96第五章综合库和静态时序分析…985.1综合库和设计规则···········.······.··4·a·.·····◆···—985.1.1综合库……5.1.2设计规则1075.2静态时序分析5.2.1时序路径和分组1125.2.2时间路径的延迟1145.2.3时序报告和时序问题的诊断鲁·.···.·自击击合音。甲。。。●。。●……115第六章电路优化和优化策略…1206.1电路优化..···4····;··.·.·.·.·a·a·;··1226.1.1 Synopsys的知识产权库- Design Ware1236.1.2电路优化的三个阶段………………………1266.2优化策略…………1346.2.1编辑策略垂由d垂……1356.2.2自动芯片综合( Automated Chip Synthesis)………………………………1416.3网表的生成格式及后处理144第七章物理综合1487.1逻辑综合(L。 gic Synthesis)遇到的问题……………………1487.2物理综合( Physical Synthesis)的基本流程鲁鲁自谁…………………………1517.3逻辑综合的拓扑技术( Topographical Technology)…………162第八章可测试性设计…1748.1生产测试简介…………1748.2可测试性设计鲁D曹吾音·非·自·········着4鲁4鲁是1768.2.1物理瑕疵和故障模型1768.2.2D算法( D algorithm)1788.3测试协议( Test protocol)1858.4测试的设计规则·●鲁q鲁·音鲁鲁D鲁香曹音音音·自自··。·非鲁曲··●1908.4.1可测试性设计中的时钟信号1908.4.2三态总线和双向端口的测试。非……………………198录8.5门级网表可测试问题的自动修正2048.6扫描链的插入2088.7可测试设计的输出和流程2228.8自适应性扫描压缩技术………225第九章低功耗设计和分析2299.1工艺库的功耗模型…………2319.2功耗的分析…鲁鲁鲁……………2379.3低功耗电路的设计和优化2519.3.1门控时钟电路25293.2操作数分离………2619.3.3门级电路的功耗优化●·4·■D鲁曹春击自由2669.3.4多个供电电压( Multi-VDD)…2749.3.5电源门控………276参考文献……………………281第一章集应电路设计概记集成电路( Integrated Circuits)是现代电子设备的重要组成部分。因此,成功设计集成电路对整个电子信息技术产业的发展起到重要的作用。由于科技的发展,半导体芯片的集成化程度越来越高,设计的系统越来越复杂,规模越来越大,设计的性能越来越髙,功耗也越来越大,这些不断地给芯片设计工程师和电子设计自动化( Electronics Design Automation,简称EDA)厂商提出新的课题和挑战。1.1摩尔定律摩尔提出著名的“摩尔定律”已经40多年了。1965年4月,摩尔在《电子学( Electronics)》杂志上发表文章预言,半导体芯片上集成的晶体管数量将每年翻一番。1975年,他又提出修正说,芯片上集成的晶体管数量将每两年翻一番。晶体管数量MOORES LAWIntels Tanuma 2 Processo1000000000ante△nmtele Pentium Pr100000000Intels Pentium m Processoitels Pentium Pro10000000Intelstuma Printels*v Proces1000000Intel388 pre28610000080801000080084004●100019701975198019851990199520002005年度图1.1.1图1.1.1为在过去25年, ntel CPu中晶体管增长的情况。集成电路的规模不断地稳
- 2021-05-06下载
- 积分：1
|
联系客服（QQ：3324461878）
