登录
首页 » Others » 经典SVM算法matlab程序

经典SVM算法matlab程序

于 2020-12-07 发布
0 254
下载积分: 1 下载次数: 3

代码说明:

经典SVM算法matlab程序,用于各种利用MATLAB对数据进行SVM仿真的实验。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 无线通信MIMO中STBC的matlab仿真
    无线通信MIMO中STBC的matlab仿真。天线数为2x2或2x1,参数可调。瑞利衰落信道。BPSK、QPSK、QAM16可调。接收端检测算法是MMSE。曲线是BER-SNR和SER-SNR。
    2020-12-05下载
    积分:1
  • c/c++实现的基于文件的RSA加解密
    简单的c/c++实现的基于文件的RSA加解密
    2020-12-03下载
    积分:1
  • Vivado license永久(亲测2018.3可用)各种IP超级齐全.zip
    【实例简介】2018.3测试可用,测试了srio可用,Jesd等IP均显示正常,理论上所有版本应该都支持,大家下来看看。
    2021-11-06 00:33:47下载
    积分:1
  • 表面肌电信号处理的matlab
    表面肌电信号处理的matlab程序,包括带通滤波、50Hz陷波滤波程序,以及计算时域、频域的指标iMEG、RMS , MF、MPF
    2020-12-03下载
    积分:1
  • TIMIT语音数据库
    常用TIMIT语音数据库,在语音信号处理方面非常实用,都是WAV文件,可直接调用
    2020-12-04下载
    积分:1
  • 张飞硬件学习笔记
    张飞最全硬件学习笔记,还有各种整理出来的文档,很适合学习硬件的初学者
    2020-12-05下载
    积分:1
  • 基于MATLAB的三相异步电机转速调节的计算机仿真
    介绍了三相异步电机的结构和原理,以及几种常见的交流调速系统,并着重阐述了调压调速系统。通过对调压调速系统各模块的分析,利用Matlab/Simulink建立了三相异步电机调压调速系统开环和闭环模型,得出了两种情况下的仿真结果,并对结果进行了分析、比较。本次仿真运用了软件中许多现成的模块,并将实验中所建模块封装起来,以便下次使用。使用时只需调出所需模块并置入相应的电机参数,就可方便地进行仿真,而且仿真的各变量结果可靠、稳定,证明该模型具有快捷、灵活、方便、直观等一系列优点。通过对三相异步电机的调压调速系统的仿真,验证了建模方法的有效性,并为以后在此基础上进行其他电机或调速系统研究提供了借鉴和方便
    2020-12-11下载
    积分:1
  • 图像加密matlab代码
    提供了一种基于混沌的图像加密代码实现代码
    2020-11-28下载
    积分:1
  • 某集团大数据平台整体方案建议书 下载
    某文库里标价40RMB的一份完整的大数据方案,520页的Word文档
    2021-05-06下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • 696516资源总数
  • 106611会员总数
  • 19今日下载