登录
首页 » Others » space time adaptive process STAP详细实现

space time adaptive process STAP详细实现

于 2020-12-10 发布
0 381
下载积分: 1 下载次数: 11

代码说明:

stap的详细实现,可惜不能下载源代码。现在很可惜,写的书都不能附带代码,给读者理解带来困难。 好的代码可以说明很多问题

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于MATLAB的数字滤波器设计毕业论文设计
    基于MATLAB的IIR数字滤波器的设计 (毕业论文),是一篇设计基于MATLAB的IIR数字滤波器的设计方法和毕业论文,有大量的有用信息。是一篇非常值得下载的毕业论文。
    2020-12-09下载
    积分:1
  • 很好的个人网站博客源代码
    可以搭建个人博客网站 很不错的 我自己在用
    2021-05-07下载
    积分:1
  • 基于verilog的DDS任意波形发生器
    本人花了好多天才弄出的verilog源码DDS,模块较多,与大家共享
    2021-05-07下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • 黄国酬 dw2xls 最新版.rar
    【实例简介】包括: 报表组件功能说明 dw2xls.pbl dw2xlsDemo.pbl ttf16.ocx PB9版本
    2021-11-27 00:31:29下载
    积分:1
  • KEIL5的注册机
    KEIL5的注册机KEIL5的注册机KEIL5的注册机KEIL5的注册机KEIL5的注册机KEIL5的注册机KEIL5的注册机KEIL5的注册机 全版本使用
    2020-12-09下载
    积分:1
  • fluent 进行气泡模拟的动画及教-2fluent设置动画
    用ideal gas模拟爆炸气泡。赋予初始的压力来使气泡压力高于水的压力,因而气泡产生膨胀和收缩运动。此为教程的第二部分,ansys fluent设置!所需的网格文件需在第一部分gambit建模过程中建立!此部分为屏幕录像的动画
    2020-12-11下载
    积分:1
  • Jlink_ARM-OB_STM32固件(V8)
    可以升级J-link中固件,只需要SWD、SWC、GND三根线,即7号、9号及GND中的任意一根针,由于固件烧写一次后就不再使用(掉固件的可能性非常低),因此不需要再焊排针上去了,把杜邦排针插上去,斜方向给点力就能良好接触
    2020-11-02下载
    积分:1
  • qt画图
    可以实现基本涂鸦功能并且可以绘制矩形,椭圆,直线等基本图形并进行缩放,移动和填充
    2020-12-07下载
    积分:1
  • ArcGIS中可达性的实现
    利用arcgis 实现区域可达性分析的具体步奏
    2020-06-28下载
    积分:1
  • 696516资源总数
  • 106913会员总数
  • 8今日下载