-
基于Matlab工具的遗传算法求解有约束最优化问题
基于Matlab工具的遗传算法求解有约束最优化问题
- 2020-12-12下载
- 积分：1
-
图书馆管理系统代码+SQL脚本
本软件旨在为学校的图书馆管理人员提供一个可以方便管理库存图书的系统 可以对库存图书进行录入 借还 查询 修改功能 减少操作时间 提高工作效率 该软件适用于一般规模的图书馆管理操作 相应的需求有： 1．能够存储一定数量的图书信息 并方便有效的进行相应的书籍数据操作和管理 这主要包括： 1 图书信息的多方式检索查询； 2 图书的借阅 返还； 3 图书的新书入库； 4）图书的信息更新 2．能够对一定数量的读者进行相应的信息存储与管理 这其中包括： 1）读者信息的查询 2）读者借书信息的记录与更新 3．能够提供一定的安全
- 2020-12-11下载
- 积分：1
-
教学管理系统（毕业论文，PPT，access系统）
这是我毕业弄的系统，里面包含完整毕业论文，演示文档PPT以及access做的系统，希望对有需要的朋友有帮助！学生信息，教师信息。。
- 2020-11-30下载
- 积分：1
-
辅助驾驶AEB的控制策略源代码
源代码来源于辅助驾驶仿真软件Prescan，主要涉及一些AEB的算法，比较基础，属于入门级别
- 2020-11-27下载
- 积分：1
-
matlab在数据包络分析中的应用及程序
系统的介绍了包络分析在实际中的应用，介绍了matlab进行包络分析的方法，并附有源程序供科研人员学习这是一个分式规划问题。若令则()可化为等价的线性规划问题:线性规划()的解和称为的最佳权向量,它们是使的效率值达到最大值的权向量。注意:作为线性规划的解,和不是唯一的义()若线性规划()的解满足:,则称为弱有效的;()若线性规划()的解中存在解并且则称为有效的。为了便于检验的有效性,一般考虑()的对偶模型的等式形式(带有松弛变量目具有非阿基米德无穷小)∑∑其中是项输入的松弛变量是项输出的松弛变量;是个的组合系数;;是个很小的止数(般取)。定理设线性规划(的最优解为则()若为弱有效()的;()若且则为有效()的程序由上一节知,要计算一个的相对效率值并讨论其(弱)有效性,须解一个线性规划若要计算所有的相对效率值,则须解个线性规划,其计算量比较大,一般须利用计算机进行计算。我们利用数学软件编写了解模型()和(的程序,比较方便地解决了的计算量大和计算复杂的问题是由公司用语言编写的著名的工程数学应用软件。它自牛推向市场以来,历经十几年的发展和竞争,现已成为国际认可的最优化的科技应用软件。目前,口经成为世界上诸多科技领域的基本应用软件。在国内、外的很多高等院校和科研机构已经十分普及。熟练地运用已成为晑校师生及科研人员的基本技能强大的矩阵运算能力和方便、直观的编程功能是我们选择它作为编写应用程序的原因。诚然,或是解线性规划问题的专业软件,但它们缺乏方便的编程功能和矩阵输入功能,在解一系列线性规划时,它们不如方便。此外,它们的普及程度远不如因此,我们认为是编写应用程序的最佳软件之一。所解的线性规划的标准形式是板小化问题:其中,是变量,是目标函数的系数向量,是不等式约枣的系数矩阵,是等式约束的系数矩阵,和分别是变量的下界和上界解线性规划()的语句为如果要解极大化问题,只须解极小化问题卜面,我们给出模型和(的程序。程序模型的程序)用户输入多指标输入矩阵用户输入多指标输出矩阵解线性规划,得的最佳权向量求出的相对效率值输出最佳权向量输出相对效率值输出投入权向量输出产出权向量程序模型(的程序)用户输入多指标输入矩阵用户输入多指标输出矩阵定义非阿基米德无穷小解线性规划,得的最佳权向量输出最佳权向量输出输出输出输出以上两个程序十分便于使用。用户只须输入多指标输入矩阵和输出矩阵,目可得到所需的结果。程序的应用设有某大学的同类型的五个系在一学年内的投入和产出的数据如下投教职工(人)教职工工资(万元)入运转经费(万元)毕业的本科生:(人)毕业的研究生(人)出发表的论文(篇)完成的科研项目(项)其中,运转经费指一学年內维持该系正常运转的各和费用,如行政小公费、图书资料费、差旅费等等。由程序,得到各系的相对效率值:以及各项投入和产出的权向量中定义,和至少是弱有效的和是非弱有效的。为了确认和的有效性并分析和非有效的原因,须利用模型(。由程序,得本问题的解:由以上解可看出:和的解中且松弛变量故由定理知,这几个系是相对有效的。和的非有效性也可以在以上解中看得一清二楚。以为例,根据有效性的经济意义,在不减少各项输出的前提下,构造一个新的投入的投入按比例减少到原投入的)倍,)并且(由非零的松弛变量可知)还可以进一步减少教职工工资万元、减少运转费用万元、多培养本科生人多完成项科研项目。对的非有效性可作类似的经济解释。结束语本文利用数学软件编写了便于使用的的计算程序,使计算量大和计算复杂的问题得到较好的解决。本文只对的模型进行了讨论。对于的另一个重要模型一模型,只须在模型(。中增加约東条件∑A,程序作相应的修攻即可。本文的程序为的理论研究和实际应用提供了方便、快捷的计算工具。参考文献:魏权龄评价相对有效性的方法北京:中国人民大学出版社盛旧瀚等里论、方法与应用北京:科学出版社,许波,刘征工程数学应用北京:清华大学出版社,
- 2020-12-11下载
- 积分：1
-
全志 F1C600完整手册
The F1C600 processor represents Allwinner’s latest achievement in mobile applications processors. The processor targets the needs of boombox markets. F1C600 processor is based on the ARM9 CPU architecture with a high degree of functional integration. F1C600 supports Full HD video playback, iAllwinnerTechnologyRevision HistoryRevision historyVersionateDescriptionV1.0NoV10,2015nitia|Re|ease∨ersⅰonF10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservedPage 3AllwinnerTechnologyRevision HistoryTable of contentsDeclaration2Revision histeD。着,着垂Table of contents.:::::.:::::1:4Chapter 1.About This Documentation361.1 Documentation overview36Chapter 2 Overview....372.1 Processor features2.1.1, CPU Architecture2.2. Memory Subsystem....................382.2.1. Boot rom382.2.2 SDRAM382.2.3. SD/MMC Interface..:::··:·.:::::..:·.:::::::::::··:382.3. System Peripheral.382.3.1. Timer.382.3.2.|NT392.3.3.CCU392.3.4.DMA,392.3.5.PWM,392.4. Display subsystem39241. Display engine…,,…...:::::392.4.2. Display output.....39F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservecPage 4AllwinnerTechnologyRevision History2.5. Video Engine26.| mage Subsystem…D看看1,翻看、·着国,着,,,面面,2.6.1.CS|4看402.6. 2 CVBS Input402. 7. Audio Subsystem2.7.1, Audio codec2.8. System Peripherals2.8.1.USB2.00TG412.8.2. KEYADC412.8.3.Tl:::::412.8.4. Digital Audio Interface.....................2.8.5.UART412.8.6.SP412.8.7.TW|422.8.8.CIR422.8.9,RSB422.8.10.OWA.422.9 Package422.10. System block Diagram43Chapter3. System..........................,443.1. Memory Mapping….453.2. CCU2463.21 Overy3.2.2, FeatureF10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservecPage 5AllwinnerTechnologyRevision History3.2.3. Functionalities Description3.23.1. System bus….:.:::..a...:::::::非3.23.2 Bus clock tree473.2.4. CCU Register List…….473.2.5. CCU Register Description483.2.5. 1 PLL CPU Control Register3.2.5.2. PLL AUDIO Control register......................493.2.5.3. PLL VIDEO Control Register503.2.5.4. PLL VE Control Register513.2.5.5. PLL DDR Control Register3.2.5.6. PLL PERIPH Control Register...............523.2.5.7. CPU Clock Source register533.2.5.8. AHB/APB/HCLKC Configuration Register543.2.5.9. Bus Clock Gating Register O.......553.2.5. 10. Bus Clock Gating Register 1................553. 2.5.11. Bus Clock Gating Register 2563.2.5.12. SDMMCO Clock Register583.2.5.13. SDMMCl Clock Register.58325.14. DAUDIO Clock Register……593.2.5.15. OWA Clock Register.........................593.2.5.16. CIR Clock Register.603.2.5.17. USBPHY Clock Register603.2.5. 18 DRAM Gating register.603.2.5. 19 BE Clock Register61F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservecPage 6AllwinnerTechnologyRevision History3.2.5.20. FE Clock Register623. 2.5.21. TCON Clock Register623.2.5.22. De-interlacer Clock Register623.2.5.23. TVE Clock Register∴633.25.24. TVD Clock Register……643.2.5.25. CSI Clock Register643.2.5.26. VE Clock Register.......653.2.5.27. AUDIO CODEC Clock Register653.2.5.28. AVS Clock Register.653.2.5.29. PLL Stable Time register 0653.2.5.30. PLL Stable Time Register 1...............................................................653.2.5.31. PLL CPU Bias register663.2.5.32. PLL AUDIO Bias Register663.2.5.33. PLL VIDEO Bias Register663.2.5. 34 PLL VE Bias Register673.2.5.35.PLL_ DDR Bias Register…..,…,…,…673.2.5.36.PLL_PER| PH Bias Register……673.2.537.PLL_ CPU Tuning Register.……683.2.5.38. PLL DDR Tuning Register683.2.5.39. PLL AUDIO Pattern Control register........................693.2.5.40. PLL VIDEO Pattern Control Register.693.2.5. 41. PLL DDR Pattern Control Register3.2.5.42. Bus Software Reset Register O..3.2.5.43. Bus Software Reset register 1F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservecPage 7AllwinnerTechnologyRevision History3.2.5.44. Bus Software Reset Register 23.2.6. Programming guidelines3.2.6.1.PLL4看3.2.6.2.BUS3.3. Timer743.3 1. Overvi翻着看743.3.2, Feature…743.3.3. Functionalities Description..743.3.3.1. Typical Applications743.3.3.2. Functional block Diagram753.3.4.Timer Register List.......................753.3.5. Timer Register Description3.3.5.1. Timer IRQ Enable Register...763.3.5.2. Timer iRQ Status Register3.3.5.3. Timer 0 Control Register3.3.5.4. Timer o Interval value register .................................3.3.5.5. Timer 0 Current Value Register3.3.5.6. Timer 1 Control Register....3.3.5.7. Timer 1 Interval value register,7933.58. Timer1 Current Value Register…....…793.3.5.9. T imer 2 Control register3.3.5.10. Timer 2 Interval value Register803.3.5. 11 Timer 2 Current Value register3.3.5. 12 AVS Counter Control Register81F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservedPage 8AllwinnerTechnologyRevision History3.3.5.13. AVS Counter O Register.81335.14. AyS Counter1 Register.,,…,;…,…,…,…813.3.5.15. AVS Counter Divisor Register….,.,,,,…,,…3.3.5.16. Watchdog irQ Enable Register.………823.3.5.17. Watchdog statusster823.3.5.18. Watchdog Control Register83335.19. Watchdog Configuration Register……,,,…833.3.5.20. Watchdog Mode register....833.3.6. Programming Guidelines843.3.6.1. Timer,,84336.2. Watchdog….…843. 4, PWM853.4.1. Overview853.4.2 Feature853.4.3. Functionalities Description853. 1. Functional Block Diagram......着,着面853.4.4. Operation Principle863. 4.4.1. PWM output pins863.4.5. PWM Register List……3.4.6. PWM Register Description.....................3.4.6.1. PWM Control Register.3.4.6.2. PWM Channel 0 Period Register883.4.6.3. PWM Channel 1 Period register893.5.NTC.90F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservedPage 9AllwinnerTechnologyRevision History3.5.1. Overview903.5.2, Feature.:..:.:::::a:::.:::.:.a..:::::.:::::903.5.3. Functionalities Description903.5.3.1. Functional Block Diagram903.5.4.Interrupt source913.5.5. INTC Register List.....................................3.5.6. INTC Register Description…923.5.6.1. Interrupt Vector Register.……923.5.6.2. Interrupt base Address register933.5.6.3. NMI Interrupt Control Register933.5.6.4. Interrupt irQ Pending register o933.5.6.5. Interrupt iRQ Pending register 1...............933.5.6.6. Interrupt Enable register o933.5.6.7. Interrupt Enable Register 1.............933.5.6.8. Interrupt Mask register 0943.5.6.9. Interrupt Mask Register 1.::::943.5.6.10. Interrupt Response Register O.......943.5.6.11. Interrupt Response Register 1943.5.6.12. Interrupt Fast Forcing register 0943.5.6.13. Interrupt Fast Forcing Register 1....................................................................953.5.6. 14 Interrupt Source Priority Register O953.5.6.15. Interrupt Source Priority Register 1...973.5.6.16. Interrupt Source priority register 21003.5.6. 17 Interrupt source priority register 3102F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservedPage 10
- 2020-11-28下载
- 积分：1
-
Java通过邮箱找回密码和注册
清晰明了方便，代码都有明确的详细说明。无私的分享。。。希望对大家有用。项目急用可直接使用。
- 2020-12-04下载
- 积分：1
-
基于C#的FTP服务器、客户端设计
采用FTP PASV模式设计一个FTP服务器程序和一个FTP客户机程序，具有文件夹内容浏览和文件下载功能，服务器程序能够接受多个客户机的FTP请求并且能够对客户机身份进行验证。
- 2020-12-10下载
- 积分：1
-
DBSCAN算法及Matlab实现
写了DBSCAN的文章。这里整理提供第二个实现代码，在Matlab上运行较好。文件包含算法ppt，程序和运行结果。
- 2020-12-07下载
- 积分：1
-
TeeChart Pro 2015.15.150420 D4-XE8 full source 源码
该源码理论上支持未来很长一段时间内的任意delphi版本，需要做的可能只是修改一下DEF定义文件宏。以下是我试验并安装成功的过程。我未安装FMX相应组件，安装方法应该与VCL的一样。需要的自行试验。下边只说VCL安装方法：以XE7为例说明，1.将source目录下相应的dpk文件复制到VCL目录，在VCL目录查找*D21*.dpk,找到所有的DPK文件，全部打开，打开过程中会有一些报错提示，不用管它。编译之后再打开就不会再有了。全部打开后，build all即可。2.TeeTree,TeeMaker两个目录也是一样，找到全部的D21.dpk文件，打开，编译。至此，bpl文件包已安
- 2021-05-07下载
- 积分：1
|
联系客服（QQ：3324461878）
