登录
首页 » Others » 8位乘法器,用verilog语言编写

8位乘法器,用verilog语言编写

于 2021-05-06 发布
0 194
下载积分: 1 下载次数: 1

代码说明:

用verilog语言编写的8位乘法器,完成了8位二进制的整数乘法,供大家参考

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • 696518资源总数
  • 105417会员总数
  • 32今日下载