登录
首页 » Others » 粒子群多无人机协同多任务分配.zip

粒子群多无人机协同多任务分配.zip

于 2021-11-24 发布
0 362
下载积分: 1 下载次数: 19

代码说明:

基于matlab的多无人机协同任务分配——粒子群算法实现

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于keras多层LSTM实现数据集
    基于keras多层LSTM实现数据集,代码链接:https://blog.csdn.net/chaochaopang0/article/details/80266155
    2020-12-05下载
    积分:1
  • 哈夫曼码译码器 数据结构与算法 课设计
    设计一个利用哈夫曼算法的编码和译码系统,重复地显示并处理“要求”中项目,直到选择退出为止。要求:(1)将权值数据存放在数据文件(文件名为data.txt,位于执行程序的当前目录中) (2)分别采用动态和静态存储结构(3)从键盘输入字符集大小n、n个字符和n个权值,建立哈夫曼树;(4)利用建好的哈夫曼树生成哈夫曼编码;(5)输出编码; 用户可以执行的的功能有: (1)---选择读取某个源文件由系统解析建立哈夫曼树 (2)---手动输入字符集及其权值信息建立哈夫曼树 (3)---打印字符集的哈夫曼编码到屏幕 (4)---选择某个文本文件进行编码 (5)---选择某个代码
    2020-06-27下载
    积分:1
  • 微信小序_模仿QQ音乐源代码
    歌曲列表,歌手列表,歌曲搜索,歌曲推荐,歌曲播放,几乎所有播放器功能都有了
    2020-11-28下载
    积分:1
  • Dialog下创建 MFC OpenGL子窗口
    在dialog模式下,创建 MFC OpenGL子窗口,非SDI MDI
    2020-12-02下载
    积分:1
  • 51单片机IO模拟SPI和25lc1024通信
    用51单片机IO口模拟SPI接口和EEPROM 25LC1024芯片通信。进行读写操作,供大家学习之用。
    2020-12-02下载
    积分:1
  • 图像处理中的低通滤波器
    程序中为图像处理的各种低通滤波器,主要包括理想低通滤波器、梯形低通滤波器、巴特沃斯低通滤波器、指数低通滤波器.
    2021-05-06下载
    积分:1
  • zynq7020 CLG400 pcb
    【实例简介】zynq7020clg400 pcb核心板电路图加PCB,PCB联盟网五元钱买到的,适合zynq7020绘制PCB参考
    2021-11-14 00:42:11下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • 基于C++版本的Bp神经网络,数据拟合,预测
    C++版本的Bp神经网络,工程代码双击直接运行。可用于数据拟合、数据预测,N维输入,1输出。
    2020-12-10下载
    积分:1
  • slickedit2019v24_keygen.rar
    【实例简介】windows下使用,直接patch 可执行文件。亲测可用,测试过mac os 版本的slickedit 24.00 ,可用。
    2021-12-11 00:41:19下载
    积分:1
  • 696516资源总数
  • 106658会员总数
  • 16今日下载