登录
首页 » Verilog » AHB2APB Bridge 的Verilog

AHB2APB Bridge 的Verilog

于 2022-01-20 发布 文件大小:2.94 kB
0 106
下载积分: 2 下载次数: 1

代码说明:

在AMBA bus 总线中,AHB是高速的总线接口,APB则是低速的总线接口,有些低速的外设不需要接入高速的外设时,便通过桥接的方式接入APB总线中。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 浮动点加法器
    语言代码编码中用于添加 2 xilinx 浮点数...... 和此编码中使用的技术是 piplining......
    2022-09-16 23:30:03下载
    积分:1
  • FFT_Verilog-master
    说明:  16点verilog FFT,可供参考学习使用(16 points Verilog FFT can be used for reference)
    2021-04-18 15:18:51下载
    积分:1
  • Synthesis of Majority/Minority Logic Networks
     ;随着CMOS技术达到其物理极限,新技术
    2023-05-15 00:50:02下载
    积分:1
  • Icache设计
    一款16位DSP芯片的Icache的设计,本设计仅针对相应方案,对Icache的失误率的控制,通过仿真后已能达到基本要求,。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
    2022-08-18 01:37:50下载
    积分:1
  • 地址数据总线
    这包括地址数据总线 (ad 总线) 的 verilog 代码为一个 cpu。地址数据位为 16 位。
    2022-02-14 11:47:14下载
    积分:1
  • cyc2_cii5v1
    这是1C6开发板上元件的具体资料。此开发板有掉电不丢失程序的功能,就是靠着几个芯片(development board components specific information. This development board is not lost restart procedures, it was relying on a few chips)
    2007-02-15 10:22:14下载
    积分:1
  • sin signal generation based on fpga
    本项目可以使用ip产生正弦或余弦信号核心.if你需要像fsk或psk一样的调制,你可以根据需要改变输入我需要这个如果需要,nco可以产生sin或cos信号。
    2022-03-29 00:22:57下载
    积分:1
  • fixpmul
    verilog 有符号数 乘法器模块(verilog signed multiplyer)
    2018-04-07 21:36:14下载
    积分:1
  • 7-5
    基于FPGA的ip核FIR低通滤波器,实现滤波功能,简单好用(FPGA-based ip core FIR filter for filtering function, easy to use)
    2020-10-05 11:47:38下载
    积分:1
  • NIOSII-Qsys_v1.3.1
    黑金刚FPGA开发板使用说明文档,讲诉了NIOS和Qsys的详细开发步奏,值得学习。(KINGBOX FPGA development board documentation, recounts in detail the development of step-outs and Qsys NIOS, it is worth learning.)
    2015-03-25 13:42:03下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载