登录
首页 » Verilog » 设计 verilog 蓝牙模块

设计 verilog 蓝牙模块

于 2022-01-21 发布 文件大小:1.77 MB
0 119
下载积分: 2 下载次数: 1

代码说明:

蓝牙是一种标准协议的设备 (如手机、 掌上电脑、 个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP,开源免费蓝牙基带控制器和高层次软件栈

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • agc_gen
    AGC(自动增益放大) Verilog代码 设计可以参考(AGC (automatic gain control) can refer to the Verilog code design )
    2015-04-14 01:16:13下载
    积分:1
  • shuzizhong3
    数字钟VHDL软件设计,包含多种功能,报时,12,24切换,调时(The design of VHDL digital clock software, including a variety of functions, timer, 12,24 switch, adjustable)
    2016-05-27 11:41:22下载
    积分:1
  • 并行LMS均衡FPGA实现
    实现FPGA的并行LMS均衡,主要是均衡计算权值系数的算法过程,verilog语言,模块的输入为输入的X信号,输出为权值系数W,以及最后的输出Y。实现了LMS 的并行均衡过程
    2023-09-08 06:15:03下载
    积分:1
  • fpga0023202323
    FPGA时序分析说明。对于高速时钟设计中的时序分析与约束有帮助(FPGA,TIME)
    2010-11-01 15:49:34下载
    积分:1
  • DATA_Scramble
    扰码器的FPGA实现,选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)
    2021-01-16 19:28:46下载
    积分:1
  • 5.7
    设计一个简单的FIR滤波器,并按要求确定滤波器的系统函数。(Design a simple FIR filter, and determine the filter according to the requirement of system function.)
    2015-04-17 18:26:49下载
    积分:1
  • EnDat
    ENDAT 协议说明,包括时序等详细的说明,(endat Encoder characteristics)
    2021-05-12 22:30:02下载
    积分:1
  • adc_dac
    ADC-DAC transmittion works thru SPI on 25 MHZ. Used for some student project on Xilinx sprtan3a FPGA
    2016-12-01 19:44:33下载
    积分:1
  • 57578865dac_sigma_delta
    说明:  对delta sigma进行设计,实现delta sigma ADC的设计(this is use for delta sigma adc ,and design and achieve adc)
    2020-06-16 14:40:01下载
    积分:1
  • 用FPGA实现GPS数据解析,Verilog测试通过
    用FPGA实现GPS数据解析,基于Verilog实现,并通过串口发送时间信息
    2022-03-02 02:41:56下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载