登录
首页 » Verilog » ds18b20 verilog 驱动

ds18b20 verilog 驱动

于 2022-08-21 发布 文件大小:2.39 kB
0 260
下载积分: 2 下载次数: 2

代码说明:

这是完整的verilog控制ds18b20的程序,已在板子上运行了很长时间,很稳定,200M以下时钟皆可稳定运行(我是按照200M来设计的),上传的文件格式为.dat(在此不说明原因),下载后修改后缀名为.v即可使用,我也是为了积分才上传的,绝对可信,

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • io_uart
    verilog设计的32位IO口扫描后通过串口发送到计算机(Verilog design of 32 bit IO export after scanning through the serial port to the computer)
    2012-12-27 00:05:01下载
    积分:1
  • sqrt_pipeline
    Matlab - to hdl code for square root
    2020-06-17 12:20:02下载
    积分:1
  • Verilog
    这是个关于verilog入门的文档,有同志对verilog感兴趣,可以下载此文档,以供参考。(This is a verilog entry on the document, there are comrades of the verilog interested, you can download this document for reference.)
    2011-11-06 13:18:07下载
    积分:1
  • bit7_Binary_to_BCD_LED
    二进制转十进制BCD码 Verilog语言 quartusII(Binary to decimal BCD code Verilog language quartusII)
    2013-09-14 16:49:39下载
    积分:1
  • RS_Encoder
    具有16个校验位的RS编码器,在FPGA上实现。(With 16 RS encoder, the parity bit in the FPGA.)
    2012-08-06 11:52:37下载
    积分:1
  • SinGen
    使用Verilog编写的正弦波生成工程,使用ROM核产生,利用mif文件(Written using Verilog sine wave generation projects using ROM nuclear generation, use mif file)
    2015-04-24 16:40:21下载
    积分:1
  • verilog七段数码管
    基于xilinx公司的basys3做的项目,利用一个拨码开关控制,开关状态分别正序倒序显示1234
    2022-06-13 14:14:48下载
    积分:1
  • shift_split_data
    关于一个串行数据输入 根据时序将数据分两路输出的程序 (on a serial data input timing will be based on output data using two procedures)
    2006-07-04 09:40:55下载
    积分:1
  • 本代码实现apb总线传输
    本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证,代码注释全面,简单易懂。本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证,代码注释全面,简单易懂。本代码可实现apb总线的配置、传输等功能。代码已经经过仿真、验证,代码注释全面,简单易懂。
    2022-05-05 19:48:12下载
    积分:1
  • BRAT
    early branch rename table(store rename table once the branch instruction comes in. Used in out of order pipeline processor)
    2012-03-27 15:15:08下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载