网站首页

如果不考虑占空比，直接利用计数器来进行分频，则占空比会发生变化。下面程序实现1：1的三分频。...

于 2022-01-21 发布文件大小:2.92 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

如果不考虑占空比，直接利用计数器来进行分频，则占空比会发生变化。下面程序实现1：1的三分频。-if not duty cycle directly counter to the use of sub-frequency, duty cycle will change. Below a program : a third of the frequency.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

huffman
huffman transform in vhdl language

2013-08-26 13:17:15下载

积分：1
CPU
使用QuartusII软件，利用VHDL语言设计实现CPU,其中包含时序图仿真。(Using software QuartusII, using VHDL language to design the CPU, which contains sequence diagram simulation.)

2015-07-22 16:23:52下载

积分：1
gcounter1
数字钟vhdl实现，在线测试无误，具有闹钟，对表功能(Digital clock vhdl implementation, online testing is correct, with alarm, the table function)

2013-10-19 22:06:16下载

积分：1
FPGASquare-RootRaised-CosineFilter
数字通信系统中, 基带信号的频谱一般较宽, 因此传递前需对信号进行成形处理, 以改善其频谱特性,使得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)

2011-05-04 21:23:36下载

积分：1
msk_mod_demod
该程序实现最小频移键控信号的调制解调，经测试无误。(The program implements minimum shift keying signal modulation and demodulation, tested and correct.)

2013-10-14 23:02:39下载

积分：1
microcoded_TB
its a verilog code for microcoded tb

2010-03-16 00:21:39下载

积分：1
A4_Led3
说明： led学习控制l44444444444444(led verilog led ccccccc)

2019-05-06 09:38:14下载

积分：1
ds180_7Series_Overview
对赛灵思7系列的三种型号的FPGA进行了综述(xilinx 7 productin overview)

2012-06-13 15:04:23下载

积分：1
quartus-and-modelsim-for-OFDM
说明：关于quartus与modelsim 仿真(about quartus and modelsim simulator)

2011-04-03 18:29:56下载

积分：1
FPGA_Timing_Constraints_byCamp
简要地说明时序约束的内容，对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)

2013-10-30 23:20:53下载

积分：1

696516资源总数
106415会员总数
3今日下载

如果不考虑占空比，直接利用计数器来进行分频，则占空比会发生变化。下面程序实现1：1的三分频。...

0 个回复

热门标签

热门下载