-
vhdl 数字时钟设计
资源描述
VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言
现在利用vhdl语言，通过原件例化语句，来编写一个数字时钟
- 2022-02-15 16:13:59下载
- 积分：1
-
用VHDL语言编写的实现8位数据的并串转换，可下载在FPGA中
用VHDL语言编写的实现8位数据的并串转换，可下载在FPGA中-VHDL language with the realization of an 8-bit data, and the string conversion, can be downloaded in the FPGA in
- 2022-04-15 10:43:06下载
- 积分：1
-
HDMI
Verilog 写的HDMI接口源程序及说明文档(HDMI interface verilog code and specificaiton paper)
- 2010-09-27 11:18:01下载
- 积分：1
-
NANDFlashcontrolandFIFOcontrol
实现NAND Flash块的控制存取以及同步的FIFO的控制 verilog 代码(NAND Flash control access and control of the synchronous FIFO verilog code)
- 2012-04-27 09:51:03下载
- 积分：1
-
last
verilog，FPGA的TDC电路设计(verilog ，TDC base on FPGA)
- 2021-01-04 18:48:54下载
- 积分：1
-
用于测试ACEX1k30的流水灯程序，晶振频率为20mhz。运行环境Maxplus2...
用于测试ACEX1k30的流水灯程序，晶振频率为20mhz。运行环境Maxplus2-for testing the water ACEX1k30 lights procedures, the frequency of 20MHz crystal oscillator. Operating environment FLEX10K
- 2023-03-02 14:05:03下载
- 积分：1
-
Applicable to FPGA
适用于FPGA的SOPC方面的元器件添加，如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT
- 2023-06-11 11:30:03下载
- 积分：1
-
七人抢答器 可做课程设计 能仿真 一人抢完其他人锁定
七人抢答器 可做课程设计 能仿真 一人抢完其他人锁定-qiren qiangdaqi ke fangzhen
- 2022-11-15 10:45:04下载
- 积分：1
-
基于NIOS的CF卡应用(包括了软件和硬件),ALTERA的IP库中只提供了底层的硬件寄存器描述头文件.这是个基于IP核HAL的软件,以及相应的硬件设计示例....
基于NIOS的CF卡应用(包括了软件和硬件),ALTERA的IP库中只提供了底层的硬件寄存器描述头文件.这是个基于IP核HAL的软件,以及相应的硬件设计示例.-NIOS based on the CF card applications (including the software and hardware), ALTERA the IP library provides only the bottom of the first document describes the hardware registers. This is a HAL-based IP core of the software, hardware design and the corresponding sample.
- 2022-04-25 01:03:08下载
- 积分：1
-
加法计数器的VHDL工程，程序，仿真图形
加法计数器的VHDL工程，程序，仿真图形-adder jishuqi de VHDL FANGZHEN ,CHENGXU
- 2022-01-25 14:28:29下载
- 积分：1
