登录
首页 » VHDL » PmodTMP Weatther Sttattiion 演示

PmodTMP Weatther Sttattiion 演示

于 2022-01-22 发布 文件大小:148.54 kB
0 117
下载积分: 2 下载次数: 1

代码说明:

此演示展示了如何利用两个 PmodRF1 无线无线电收发器进行数据通信。 该项目分为两个组成部分,一个基站和远程站。每个站是 由 Cerebot 纳米微控制器板,接收从温度数据控制 PmodTMP 温度计。 从监控站的温度数据通过无线方式传输到基站使用 两个 PmodRF1s。一旦基站接收到的远程温度数据,它显示两个 PmodCLS 显示屏上的基地和远程温度。远程站然后再睡 30 秒钟,以节省电池电量。30 秒后远程站花和传输另一种 温度读数和进程重复。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CORDIC_ATAN
    FPGA实现反正切功能,工程原件,包括测试文件,能够很好实现该功能(FPGA implements arctangent function, original engineering)
    2018-11-06 15:25:26下载
    积分:1
  • This is what I found online vhdl language used to write the sdram controller cod...
    这是我从网上找到的用vhdl语言写的sdram控制器的代码。我的邮箱:wleechina@163.com-This is what I found online vhdl language used to write the sdram controller code. My mail : wleechina@163.com
    2022-03-26 03:30:04下载
    积分:1
  • AMBA-Bus_Verilog_Model
    说明:  该源码包是2.0版本的AMBA总线的Verilog语言模型,主要包括5个部分:AHB总线仲裁器,AHB-APB总线桥接器,AHB总线上从设备ROM模型,AHB总线上从设备RAM模型,参数定义。(This source code package is the model of V2.0 AMBA bus of ARM company, It mainly includes the following five parts: the AHB arbiter,AHB-APB bridge, AHB_Rom_Slave, AHB_Ram_Slave,Defines.)
    2021-04-25 21:48:46下载
    积分:1
  • AD9117芯片配置程序
    说明:  实现AD9117芯片的配置功能,这是一款DAC芯片(Realize the configuration function of ad9117 chip, which is a DAC chip)
    2020-07-07 16:58:58下载
    积分:1
  • FPGA verilog代码
    说明:  数电实验FPGA verilog代码,包括秒表、全加器、半加器等。(FPGA Verilog code for digital experiment)
    2020-04-29 11:16:05下载
    积分:1
  • sound_ranging
    改VHDL代码可以实现超声波测距的功能,其精确度达到US级,可以用七段数码管显示其数值(sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging )
    2014-06-13 20:42:03下载
    积分:1
  • 用FPGA实现数字锁相环,开发环境为ISE
    用FPGA实现数字锁相环,开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE
    2022-06-22 05:34:34下载
    积分:1
  • The_entire_FPGA_design_flow_Modelsim_Synplify
    详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE(Detailed description of the FPGA design flow of the entire FPGA design flow full Modelsim> > Synplify.Pro> > ISE)
    2009-04-06 10:12:48下载
    积分:1
  • cpu
    用全加器设计8位运算器逻辑电路图 2、根据逻辑电路用 VHDL编程实现 3、调试编译通过后,仿真 (this file can help you learn the design of cpu)
    2010-01-05 09:56:11下载
    积分:1
  • FPGA基于VHDL的Turbo码
    如果本版权声明未从文件中删除,并且任何衍生作品包含原始版权声明和相关免责声明,则可以不受限制地使用和分发本源文件。
    2022-03-06 11:21:33下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载