网站首页

UART串口协议HDL实现，可设波特率、停止位和奇偶校验等

于 2022-01-24 发布文件大小:2.32 kB

 0  44

下载积分: 2 下载次数: 2

我要下载

代码说明：

UART串口协议HDL实现，可设波特率、停止位和奇偶校验等。可以在此基础上添加FIFO，以及处理器读写控制等。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

based-on-fpga
基于fpga的电子血压计。pdf文档，好用，内容清楚简单，转载而来(Electronic sphygmomanometer based on fpga)

2013-12-05 10:57:22下载

积分：1
A3P600-PQG208
Actel FPGA A3P600最小系统原理图，包含JTAG 、电源和封装 (Actel FPGA A3P600 minimum system schematics, including JTAG, power and packaging)

2012-12-03 11:29:19下载

积分：1
spi_master_sent
在FPGA平台实现SPI传输协议开发，SPI为三总线式。(Implementation of SPI transmission protocol development on FPGA platform)

2020-08-02 08:18:35下载

积分：1
Beamforming
基于FPGA的波束形成，包括ad转换，数据存储等部分。。(FPGA-based beamforming, including ad conversion, data storage and other parts. .)

2016-04-25 11:12:30下载

积分：1
upp 接口，verilog
FPGA之间通信，或者FPGA和DSP之间通信的接口协议，用verilog代码编写，验证可用！

2022-05-05 12:14:52下载

积分：1
Project_Gbit
说明： pc与fpga之间通过千兆以太网交换机实现网络通信(Network communication between PC and FPGA via Gigabit Ethernet switch)

2020-06-17 20:40:04下载

积分：1
EP2C5
基于FPGA/EP2c5的开发板详细例程，内容丰富，简单易懂(Development board based on more routine FPGA/EP2c5, content rich, easy to understand)

2020-12-06 22:59:23下载

积分：1
RIPPLE_COUNTER
Ripple counter using t _filp flop

2017-11-16 05:22:36下载

积分：1
rc6_decryption
rc6 algorithm designed based on verilog and is verified

2020-12-01 21:59:28下载

积分：1
32bit_add_exercise
32位全加器，另有一个采用流水线的版本，是基于verilog语言的，很实用，希望对大家有所帮助(32-bit full adder, while a pipelined version，code is based on verilog language, it is practical, we hope to help)

2016-07-19 14:31:17下载

积分：1

696522资源总数
104031会员总数
39今日下载

UART串口协议HDL实现，可设波特率、停止位和奇偶校验等

0 个回复

热门标签

热门下载