登录
首页 » Verilog » AXI slave

AXI slave

于 2023-09-07 发布 文件大小:12.07 kB
0 49
下载积分: 2 下载次数: 2

代码说明:

一个AXI slave的Verilog实现代码,内部有基于UVM编写的testbench,该slave是基于AXI3协议来实现的,可以给初学者一些启示

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ad1000芯片配置及数据同步代码
    MXT2021是一款双通道、 低功耗、 高性能的CMOS模数转换器。芯片 采用单电源1.9V供电, 采样精度为12位,单通道采样率为1.0GSPS,典型功耗为3.14W。 芯片采用本单位创新研制的 高速采样/保持技术、高速模数信号转换技术及自动校准技术,保证器件的高速度和高动态特 性。 为方便PCB板设计和后级FPGA/ASIC数据采集, MXT2021提供可通过SPI编程配置的LVDS 接口。
    2022-01-26 06:14:15下载
    积分:1
  • 基于FPGA的ASN.1编码单元的通用解码模块
    本设计旨在实现一种硬件解码模块,这种解码针对ASN.1基本编码规则下的APDU的数据。这种解码模块可以应用在符合GB61850-8-1和GB61850-9-2标准下的GOOSE和SV的MAC层 帧的解码。          本设计亦可以解码通用的ASN.1基本编码规则下的TLV数据流。数据的TAG要求值不大于30,数据的长度范围为1≦LENGTH≦2047,TLV的层级结构不大于4级,整体的数据长度不大于2047。如果需要更大的解码能力则需要修改设计以满足需求。
    2022-03-31 01:09:41下载
    积分:1
  • VGA图像
    此代码显示图像(BMP)进行监控。该代码有C编程(bmp图像==> COE文件)所以,我们使用的核心发生器添加COE文件。这是800x600的分辨率和扩大的形象。如果你想要原始图像,改变memaddr一部分。
    2022-02-16 00:13:54下载
    积分:1
  • fft,ifft verilog代码
    快速傅立叶变换及反变换  快速傅立叶变换及反变换的verilog代码,altera官网提供,也可以从http://www.altera.com.cn/网址查找。做数字信号处理的同学可以看看。
    2022-01-27 22:39:51下载
    积分:1
  • FRFT_Ozaktas
    这是分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序,FPGA是Xilinx的virtecx-5,这是我在做毕业设计的时候自己编写的,希望能对你有帮助!(This is the fractional Fourier transform algorithm FRFT Turkish FPGA implementation of the program, FPGA is the Xilinx virtecx-5, which is what I was doing graduate design time I have written, I hope you can help!)
    2021-03-12 10:49:25下载
    积分:1
  • 基于FPGA的三相异步电机变频调速程序
    基于FPGA的三相异步电机变频调速程序,对三相桥式逆变器进行控制,采用VVVF调速方法,红外遥控设置频率。 基于FPGA的三相异步电机变频调速程序,对三相桥式逆变器进行控制,采用VVVF调速方法,红外遥控设置频率。 基于FPGA的三相异步电机变频调速程序,对三相桥式逆变器进行控制,采用VVVF调速方法,红外遥控设置频率。
    2022-03-25 12:41:01下载
    积分:1
  • PrinciplesofVerifiableRTLDesignpart2
    非常好的verilog书 国际牛人写的 适合各个阶段学习的人(Very good Verilog books were written in the international cattle suitable for the various stages of learning)
    2007-09-28 11:26:38下载
    积分:1
  • UART 变送器
    UART 变送器正以一个 8 位数据总线和 8 位地址总线。变送器 FIFO 是包含和发射机状态机包括国家: 闲着,开始的传输,传输停止的实际数据传输。UART 变送器可以连接到任何具有可配置的数据和地址总线的 UART 接收机。
    2022-08-13 16:53:10下载
    积分:1
  • CRC _ Verilog 16
    vivado工程下的Verilog语言的CRC_16,并行输入任意字节长度,均可求出来,数据的校验码,代码给的是512个字节宽度的数据源,长度可以自行修改,亲测实际工程~~~
    2022-01-29 03:28:35下载
    积分:1
  • ALU verilog
    设计与实现的 ALU RISC 处理器。
    2022-05-05 15:25:09下载
    积分:1
  • 696524资源总数
  • 103886会员总数
  • 81今日下载