-
VHDL-SUBWAY
基于QuartusII环境下的地铁自动售票系统(Subway auto ticketing system based on QuartusII)
- 2011-04-20 09:35:24下载
- 积分：1
-
random_num_gen
通过随机数产生原理进行verilog编程，从而实现FPGA的随机数产生(Through random number generation principle for Verilog programming, so as to achieve the FPGA random number generation)
- 2017-07-08 11:55:41下载
- 积分：1
-
vgav2
This verilog vga test circuit
- 2012-08-09 08:10:09下载
- 积分：1
-
28335 ad9959
说明： 此代码为使用SPI
用于实现28335控制AD9959输出信号的频率、幅度(This code uses SPI
The Frequency and Amplitude of AD9959 Output Signal Controlled by 28335)
- 2020-06-24 02:00:02下载
- 积分：1
-
移位寄存器（右移和左移）
module shiftrne(R,L,E,w,Clock,Q);
parameter n=4;
input [n-1:0]R;
input L,E,w,Clock;
output reg [n-1:0]Q;
integer k;
always@(posedge Clock)
begin
if(L)
Q
- 2023-08-01 00:40:03下载
- 积分：1
-
MUX
Multipleksor
3 to 1 - 3x1bit in, 1x1bit out
- 2013-09-18 16:21:25下载
- 积分：1
-
ISCAS`89基准电路下载（包括Verilog和VHDL格式）
SCAS `89 基准电路下载，包括Verilog和VHDL格式。verilog格式30个文件：包括S1238、S13207等;(SCAS `89 benchmark circuit downloads, including Verilog and VHDL formats. Verilog format 30 files: including S1238, S13207 and so on;)
- 2021-01-02 15:58:56下载
- 积分：1
-
carry_lookahead_add4
4位的超前进位加法器，门级电路连接得到，verilog代码实现(4-bit look-ahead adder, gate-level circuit)
- 2011-10-18 21:40:20下载
- 积分：1
-
4-to-1
4选1数据选择器，有使能端控制，4个数据输入，2个地址端，1个输出(4 1 data selector, enable end control, four data inputs, two addresses end, an output)
- 2012-10-15 18:48:38下载
- 积分：1
-
HEX_DISPLAY
Simple vhdl description to show numbers on 7-segment s on Altera DE2 board.
- 2010-02-13 21:09:15下载
- 积分：1
