-
bt656p
BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)
- 2020-12-09 12:09:19下载
- 积分：1
-
基于FPGA的Turbo译码算法的实现
此代码是Turbo码译码算法中的Max-Log-MAP译码算法。
- 2022-03-03 00:40:04下载
- 积分：1
-
Cadence-Allegro-PCB-SI
利用Cadence Allegro PCB SI进行SI仿真分析(Performed using the Cadence Allegro PCB SI SI simulation analysis)
- 2013-08-06 22:17:46下载
- 积分：1
-
FPGA-CNN-master
fpga硬件实现cnn代码，学习可用。了解基本的深度学习概念和实现方法(FPGA hardware implementation of the code, used for learning)
- 2017-08-05 21:06:30下载
- 积分：1
-
I2C 的ip核与testbench
I2C 的ip核与testbench，用verilog写的，包括master，slave reg
- 2022-07-20 04:57:20下载
- 积分：1
-
Vhdl_testbench
vhdl 的testbench编写教程，英文ppt以及源码工程(Write tutorials, as well as English ppt Source of engineering vhdl testbench)
- 2016-08-29 10:09:05下载
- 积分：1
-
基于FPGA的DDR3控制器
这个代码为基于XILINX FPGA的DDR3控制部分，实用性很强，忍痛拿来分享，望各位笑纳。
- 2022-04-13 09:35:34下载
- 积分：1
-
code
其中两个项目自己做的：一个是雷达模拟跟踪，基于FPGA/CPLD的，里面包含了PCB和VHDL码，还有一个是SDIO的驱动程序（包括PCB原理图，SDIO协议方面的资料还有就是源码，这项目可用），还有一些嵌入式方面的资料，如TCP/IP协议栈的实现，FPGA的一些仿真实例(Two of the projects themselves to do: a tracking radar simulator is based on FPGA/CPLD)
- 2007-10-17 16:54:10下载
- 积分：1
-
基于Verilog的CRC算法源代码
基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，
- 2022-07-14 09:23:30下载
- 积分：1
-
xapp224_data_recovery_design-file
XAPP224 VHDL Data Recovery design file
- 2021-03-30 17:49:09下载
- 积分：1
